New Product - Logic Analyzer Virtex-II FPGAでLVDS信号をデバッグ Sandra Poehlmann / Industry Marketing Engineer, Agilent Technologies社 [email protected] デザインをシミュレーションするツールは多数ありますが、実際のデバイスの動作は最終的に自分で検証する必要があります。複雑で高性能なFPGAデザインをデバッグするのに困難を伴うセットアップ/ホールド時間の自動調整場合があります。シングルエンド信号により、複雑なデバイスのデータ転送速度の向上に伴って、データ・バリッド期間が短縮すべての入出力ラインにロジック・アナライザを接続してデータされるという問題も発生します。測定の信頼性を高めるには、ロを収集することにより、システムの検証や問題原因の追及が可能ジック・アナライザのセットアップ/ホールド時間の合計を、捕捉です。しかし今日、高速デザインの多くは、LVDSなどの差動信する信号のデータ・バリッド期間より短くしなければなりません。号を使用することにより、スイッチング･ノイズやクロストーク･ 16760Aのセットアップ/ホールド時間は500ピコ秒と短いため、ノイズを最小限に抑え、1ギガビット/秒以上のデータ転送速度を超高速バスのデータ・バリッド期間の要件を満たしています。実現しています。Virtex-II FPGAファミリは、すべての入出力ピン上にLVDS機能を塔載しています。 Agilent社独自のアイ・ファインダ（Eye Finder）技術は、10 ps の解像度で各ロジック・アナライザ・チャネルのセットアップ/ ホールド時間を自動的に調整します。このため、手動の調整なし Agilent社のソリューションで、1.25Gbpsの速度で正確な状態測定を行うことができます。差動信号をデバッグする場合、差動信号をどのようにロジッこのような自動化により、手作業による煩雑な調整作業が不要にク・アナライザに接続するかが問題となります。Agilent社のアプなるだけでなく、誤ったデータを捕捉して時間を費やすことのなローチでは、FPGAのLVDS信号に直接アナライザを接続できまいようにロジック・アナライザを最適化することが可能です。さす。Agilent 16700シリーズ・ロジック・アナライザのAgilent らに、システムの温度や電圧が変化した場合や別のシステムに移 16760Aステート/タイミング解析モジュールにより、最小入力行した際に、アイ・ファインダを使用してロジック・アナライザ振幅200 mV p-p、最大速度1.25 Gbpsの差動信号を直接捕捉すを即座に最適化し、データ精度を維持することができます。ることができます。このモジュールは最大800 Mbpsの速度で状態解析を実行し、ハーフ・チャネル・モードでは1.25 Gbpsで動図1 差動コネクタ作します。メモリ深度は64 MBで、セットアップ/ホールド時間は500ピコ秒です。各モジュールごとに34または17本（時間タグを使用する場合）のチャネルがあります。1つのタイム･ベースとトリガーで最大170本のチャネルが動作可能です。 16700シリーズ・ロッジク・アナライザには、捕捉したデータを解析するためのツールが多数用意されています。たとえば、 Agilent B4640B Data Communications Tool Setは多くのプロトコル解析機能を備えています。このツールには、システム・レベルの複雑な問題を検知可能な高度な抽象化データ表示機能と強力な時間相関機能があります。低容量プローブ LVDSを直接解析するためには、プローブをシステムに組み込む必要があります。Agilent社のアナライザは図1に示すように、シングルエンド信号組合せコネクタがボード上に配置され、ロジック・アナライザの従来のASICや他のプロトタイプにインターフェイスするのに、プローブがこれらのコネクタに直接接続されています。非常に高シングルエンド信号を使用したほうが簡単な場合があります。速な場合、容量性負荷が非常に重要となります。容量の大きいプ Virtex-II FPGAにより、差動信号用デザインを作成し、I/Oピンをローブを使用した場合、スルーレートが低減し、回路内のクリシングルエンドI/O規格に合うように設定できます。フルスピードティカルなタイミングが変化するだけでなく、反射が発生します。で検証する必要がある場合は、同じピン出力でFPGAをLVDS I/O 16760A用のプローブの場合、コネクタを含めたプローブ先端規格用にリ・コンフィギュレーションすることができます。すなの容量はわずか1.5pFです。これらの高集積コネクタは、すべてわち、開発ソフトウェアが差動ペアのNチャネルに対する隣接ピンの信号ピン・ペアの間に接地ピンを設けることで、高速動作時にを自動的に設定します。16760Aはシングルエンド信号を解析しチャネル間を正しく隔離して、信頼性の高い信号捕捉を実現してた後、Virtex-II FPGAのLVDS解析用に変換することができます。います。 24-1 結論差動信号を使用する高性能システムのデバッグ作業は、Agilent 社の16760Aステート/タイミング解析モジュールによって非常に容易に行うことができます。 Agilent社の製品についての詳細は、 www.agilent.com/find/fastpacketを参照してください。 24-2