立命館大学研究部 2013 年月日 2012 年度採択研究推進プログラム（科研費連動型）研究成果報告書採択者研究課題所属機関・職名：情報理工学部教授氏名：小柳滋組み込みシステム向けネットワークオンチップの研究 Ⅰ．研究計画の概要平成 24 年度科学研究費助成事業－科研費－申請時の研究計画について、概要を記入してください。 LSI 集積度の向上により、多くの IP コアをチップ内に搭載することが可能となった。これにより、大規模な SoC(system on chip)や、チップ内に多数のコアを搭載するメニーコアシステムの実用化が期待されている。従来、 IP コア間の通信にはバスが用いられているが、このような大規模なシステムにおいては、バスの競合による通信性能の低下、長距離配線による動作周波数の低下と消費電力の増大などの点で課題が多く、これらを解決するために、 NoC(Network on Chip)が注目されている。 NoC において、通信性能の向上のためにはルータの低遅延化が重要な課題である。従来の研究では、投機的な処理を用いてルータの遅延を削減するアプローチが提案されている。しかし、投機的手法では投機のためのハードウェアコストの増加や投機ミスによる性能の低下などの難点がある。本研究では、ルータの処理の一部を 1 hop 前のルータで行い、ルータ内処理の依存関係を除去する新しい低遅延ルータの方式を提案する。この方式では、従来の投機的手法による性能低下を防ぎ、より少ないハードウェア規模で高い性能を実現することを目指す。さらに、組込みシステムにおいては、リアルタイム処理が要求されるものが多く、NoC においても QoS(Quality of Service)が要求される場合が多い。従来研究では、通信を GS(Guaranteed Service)と BS(Best effort Service)に分け、これを時分割多重化することにより、QoS を実現するアプローチが提案されている。これらの方式ではハードウェアの増加や、GS を重視する影響を受けた BS 通信の性能低下などの難点がある。我々は、リアルタイム通信の通信要求に応じて動的に資源を割り当てることにより、簡潔なハードウェアで柔軟な QoS が実現できることを目指す。 Ⅱ．研究成果の概要研究成果について、概要を記入してください。以下の２点の研究成果を得た。１：低遅延ルータの研究標準的なルータのアーキテクチャでは 4 段のパイプライン処理が必要となり、遅延を減らすためにはパイプラインの段数を減らす必要がある。我々は、仮想出力キューイング方式に基づく低遅延ルータを提案した。この方式では投機的処理を行うことなくルータの処理の一部を 1 ホップ前のルータで行い、遅延を削減することが可能である。また、仮想出力キューイング方式上でバッファの共有化を用いたアーキテクチャをとることにより、バッファの利用効率が向上し、性能を維持したままでハードウェア規模を削減することが可能であることを示した。２：ソフトリアルタイム QoS 方式の研究我々は、GS と BS を統合した単一のメカニズムで、ソフトリアルタイム制御に対応する QoS を実する方式を提案した。すなわち、リアルタイム通信の通信量に応じて動的に資源を割り当てることにより、可変ビットレートの GS 通信において使われないバンド幅を BS で有効利用する。これにより、GS 通信の性能を維持しつつ BS 通信の性能向上が可能となる。 1