特集 System on a Chip開発を体験！第3章 Quartus Prime/QsysやVivado上でIPコアを選んで並べて AXIバスに接続ビルディング・ブロック開発による My 回路 IP コアの FPGA への実装石原ひでみ Hidemi Ishihara 第 2 章で IP コア・ライブラリとして登録した VGA 表示回路を，ここでは実際に Cyclone V SoC と Zynq の FPGA 部分に実装してみます．Cyclone V SoC では Terasic 社の Web サイトからダウンロードしたリファレンス・デザインを流用して，プロジェクトを作成します．Zynq では新規にプロジェクトを作成し，その中の PS 部分の設定で Digilent 社の Web サイトからダウンロードした ZYBO の定義ファイルを読み込ませます． 1．System on a Chip 開発を始める前に規模も大きく複雑な機能を実装できるようになってきました．そして FPGA 業界も SoC 開発が登場したことにより，さらに機能規模が大きくなってきたことも ● いよいよ System on a Chip 開発！重なって，IP コアを利用したビルディング・ブロッ第 2 章では VGA 表示回路モジュールを開発し，IP ク開発が主流になりつつあります．コアとして使えるように作成しました．本章では，以前の Altera 社の環境では MegaWizard を，Xilinx Cyclone V SoC や Zynq 全体を開発する System on a 社の環境では Core Generator を使用して，回路モ Chip 開発（SoC 開発）を行っていきます．本特集としジュールを生成して，FPGA 開発を行っている方も多ては，Cyclone V SoC でも Zynq でも両方を共通に開いでしょう．これらもビルディング・ブロック開発の発できる狙いから，できるだけベンダ製の開発ツール一部と言えますが，これらのツールは HDL を生成しに頼りたくないところですが，この段階だけはどうしてくれるだけで，IP コア同士の接続は手作業で記述てもベンダ製開発ツールを使わざるを得ません．する必要がありました． ● ビルディング・ブロック開発 FPGA 開発も様変わりしてきました．HDL 記述による RTL 設計が中心だった FPGA 開発も，より多くのロジックが実装できるようになってきたため，回路 Rev.B用 Rev.F用 Rev.C＆D用 Rev.E用（a）DE1-SoC ダウンロード・ページ http://www.terasic.com/downloads/cd-rom/de1soc/ （b）DE1-SoC のリビジョンの見分け方 http://www.terasic.com.tw/cgi-bin/page/archi ve.pl?Language=English&No=886 図 1　DE1-SoC のリファレンス・デザインの入手方法 32 第 3 章　ビルディング・ブロック開発による My 回路 IP コアの FPGA への実装