アーキテクチャ・ブリーフ SoC FPGA とは ? はじめに プロセッサと FPGA (Field-Programmable Gate Array) は、ほとんどのエンベデッド・システムで大きな役割を 果たすコアです。高レベルのプロセッサ管理機能と FPGA の厳密なリアルタイム動作、高度なデータ処理、ま たはインタフェース機能を 1 つのデバイスに統合すると、さらに強力なエンベデッド・コンピューティング・ プラットフォームが形成されます。 このアーキテクチャ・ブリーフは、システム・アーキテクト、エンジニア、およびマネージャが SoC FPGA を 検討する際に、最適なデバイスを選択する上で役立つさまざまな評価基準について解説します。 このアーキテクチャ・ブリーフの内容は、www.altera.co.jp/socarchitecture でご覧いただけるオンライン・ ビデオ・シリーズ「SoC FPGA におけるアーキテクチャの重要性」で重点的に解説しています。 SoC FPGA デバイスは、プロセッサと FPGA のアーキテクチャを 1 つのデバイスに集積したものです。これに よって SoC FPGA は、集積度の向上、消費電力の低減、ボード・サイズの削減、およびプロセッサと FPGA 間 の通信帯域幅の拡大をもたらします。また、一連の豊富なペリフェラル、オンチップ・メモリ、FPGA スタイ ルのロジック・アレイ、および高速トランシーバも搭載されています。 現在市販されている SoC FPGA 現在は、表 1 に示す 3 種類の SoC FPGA が市販されています。それらのデバイスが内蔵するプロセッサは、 FPGA ファブリックに実装されたソフト IP (Intellectual Property) コアではなく、「ハード化」された完全な専 用プロセッサ・サブシステムです。 アルテラ SoC FPGA モデルは以下のように表されます。 ARM プロセッサ・システム 28nm FPGA デュアルコア ARMⓇCortexⓇ-A9 MPCore プロセッサ ハード・メモリ・ ペリフェラル コントローラ SoC FPGA ARM + アルテラ = SoC FPGA 表に示す製品はいずれも、メモリ階層と専用ペリフェラルを備えて「通常」の ARMⓇ プロセッサとほぼ同様に ブート／実行／動作するフル機能の ARM プロセッサを採用しています。 表 1. 市販されている SoC FPGA デバイス アルテラ SoC Xilinx Zynq 7000 EPP Microsemi SmartFusion2 プロセッサ ARM Cortex-A9 ARM Cortex-A9 ARM Cortex-M3 プロセッサ・クラス アプリケーション・プロセッサ アプリケーション・プロセッサ マイクロコントローラ シングル／デュアルコア シングルまたはデュアル デュアル シングル プロセッサ最大周波数 1.05 GHz 1.0 GHz 166 MHz L1 キャッシュ データ：32 KB 命令：32 KB データ：32 KB 命令：32 KB データ・キャッシュなし 命令：8 KB L2 キャッシュ 統合：512 KB、 ECC ( 誤り訂正コード ) 付き 統合：512 KB なし メモリ・マネージメント・ユニット (MMU) あり あり あり 浮動小数点演算ユニット／ NEON マルチメディア・エンジン あり あり なし アクセラレーション・コヒーレンシ・ あり ポート (ACP) あり なし 割り込みコントローラ 汎用 (GIC) 汎用 (GIC) ネスト型ベクタ (NVIC) オンチップ・プロセッサ RAM 64 KB、ECC 付き 256 KB、ECC なし 64 KB、ECC なし ダイレクト・メモリ・アクセス (DMA) コントローラ 8 チャネル ARM DMA330 8 チャネル ARM DMA330 1 チャネル HPDMA 32 ペリフェラル要求 (FPGA + ハー ド・プロセッサ・システム ) 4 ペリフェラル要求 (FPGA のみ ) 4 要求 外部メモリ・コントローラ あり あり あり サポートするメモリ・タイプ LPDDR2、DDR2、DDR3L、DDR3 LPDDR2、DDR2、DDR3L、DDR3 LPDDR、DDR2、DDR3 外部メモリ ECC 16 ビット、32 ビット 16 ビット 8 ビット、16 ビット、32 ビット 外部メモリ・バス最大周波数 400 MHz (CycloneⓇ V SoC)、 533 MHz (ArriaⓇ V SoC) 667 MHz 333 MHz プロセッサ・ペリフェラル 1 個の 4 線式 SPI コントローラ 1 個の 4 線式 SPI コントローラ 1 個の NAND コントローラ 1 個の 10/100/1G イーサネット・ コントローラ 2 個の 10/100/1G イーサネット・コ ントローラ 1 個のスタティック・メモリ・コ ントローラ (NAND、NOR、または SSRAM) 2 個の USB 2.0 On-the-Go (OTG) コン トローラ 2 個の 10/100/1G イーサネット・コ ントローラ 2 個の I2C コントローラ 1 個の SD/MMC/SDIO コントローラ 2 個の USB 2.0 OTG コントローラ 2 個の SD/SDIO コントローラ 2 個の SPI 2 個の UART 4 個の I2C コントローラ 2 個の UART 2 個の CAN コントローラ 2 個の I2C コントローラ 2 個の SPI マスタ、2 個の SPI スレー ブ・コントローラ 2 個の CAN コントローラ 4 個の 32 ビット汎用タイマ 2 個の SPI コントローラ ( マスタまた はスレーブ ) 2 個の 32 ビット・ウォッチドッグ・ タイマ 2 個の 16 ビット・トリプルモード・ タイマ／カウンタ 2 個の USB 2.0 OTG コントローラ 2 個の UART 1 個の CAN コントローラ 2 個の汎用タイマ 1 個のウォッチドッグ・タイマ 1 個のリアルタイム・クロック (RTC) 1 個の 24 ビット・ウォッチドッグ・ タイマ FPGA ファブリック Cyclone V、Arria V Artix-7、Kintex-7 Fusion2 FPGA のロジック集積度範囲 25 K ～ 462 K LE 28 K ～ 444 K LC 6 K ～ 146 K LE FPGA 内のハード・メモリ・コント ローラ 最大 3 個、ECC 付き なし なし 高速トランシーバ すべての集積度で利用可能 高集積デバイスのみ 高集積デバイスのみ ア ナ ロ グ・ ミ ッ ク ス ド・ シ グ ナ ル (AMS) なし 2 x 12 ビット、1 個の MSPS アナログ - デジタル・コンバータ (ADC) なし ブート・シーケンス プロセッサ優先、FPGA 優先、また は同時 プロセッサ優先 プロセッサ優先 SoC FPGA が次回のデザインに有効であるかどうか評価する上で、以下の 3 点を考慮する必要があります。 1. 既存のデザインは、FPGA と独立したマイクロプロセッサを使用しているか FPGA と独立したマイクロプロセッサまたは DSP をすでに使用しているデザインの場合は、明らかに SoC FPGA を検討すべきです。 SoC FPGA を使用すれば、ボード・スペース、消費電力、およびシステム・コストを最大 50 % 削減しながら、同等以上の機能と性能 が得られる可能性があります ( 以下をご参照ください )。 1 つの SoC FPGA に統合されたスタンドアロン・プロセッサ (DSP) と FPGA これらのテクノロジを同一のシリコンに統合することにより、一方のプラスティック・パッケージのコストが不要になるとともにボード・ スペースが節約できます。また、CPU と FPGA がそれぞれ別の外部メモリを使用している場合、両方のメモリ・デバイスを 1 つに統合し てさらなる節約を実現できる可能性があります。 プロセッサと FPGA 間の信号が同一シリコン内でやりとりされるようになるため、別のチップを使用する場合と比べて、通信に必要な消 費電力が大幅に削減されます。プロセッサと FPGA 間の何千もの内部接続を統合することは、2 チップ・ソリューションに比べて大幅な 広帯域幅化と低レイテンシ化につながります。 2. 現行世代は、マイクロプロセッサを含む独自の ASIC を使用しているか 従来は、ARM プロセッサを搭載していないことが、FPGA テクノロジを量産用に使用することの障壁になっていました。しかし、この 新しいタイプの SoC FPGA は、現在の 28nm プロセス・テクノロジで最大 1 GHz で動作するフル機能かつ完全互換の高性能デュアルコ ア ARM Cortex-A9 プロセッサを搭載しています。 CPU を搭載した ASIC から ARM ベースの SoC FPGA への移行 SoC FPGA CPU ASIC FPGA SoC FPGA は、以下に示す従来の FPGA の標準 ASIC テクノロジに対する利点を活用しています。 • 高額な開発費 (NRE) が不要。最低発注数量条件がなく、1 個でも百万個のデバイスでも高いコスト効果を実現 • 市場投入期間の短縮。デバイス自体は市販品 • リスクの低減。製品出荷後であってもいつでも SoC FPGA の再プログラミングが可能 • 変化する市場要件や規格に適応し、インフィールド・アップデート／アップグレードをサポート • エンベデッド・プロセッサ、高速トランシーバ、またはその他の先進システム・テクノロジに対する追加のライセンスまたはロイヤ ルティの支払いが不要 3. マイクロプロセッサを使用していても、アプリケーションはより合ったペリフェラル・セットの利点を享受できるか 時代遅れのインタフェースを持つ、あるいはペリフェラルを持たない市販プロセッサと、SoC FPGA のカスタマイズ可能な ペリフェラルおよびインタフェースの比較 CPU CPU アプリケーションに概ね適合するだけで、おそらくイーサネット・ポートや割り込みラインなどを持たない市販プロセッサで妥協する のではなく、カスタム ARM マイクロプロセッサの派生品をデスクトップ上で直ちに作成できます。ハードウェア、ソフトウェア両面 でデザインを差別化できるため、競合他社によるコピーがますます困難になります。 まとめ 以上のことは、SoC FPGA を多くのデザインにどのように適用できるかを示しています。この新しいタイプのプログラマブル・デバイ スは FPGA アーキテクチャの柔軟性を活用し、プロセッサの管理機能と相まって規格やユーザー要求の変化と歩調を合わせ、NRE、ボー ド・スペース、リスクなどのペナルティなしで、期待される性能を発揮します。 詳細情報 アルテラの SoC FPGA 製品ポートフォリオの詳細については、 SoC FPGA 製品ブローシャ (http://www.altera.co.jp/soc) をご覧ください。 〒163-1332 東京都新宿区西新宿6-5-1 新宿アイランドタワー32F 私書箱1594号 TEL. 03-3340-9480 FAX. 03-3340-9487 www.altera.co.jp E-mail: [email protected] Altera Corporation 101 Innovation Drive, San Jose, CA 95134 USA www.altera.com 本資料に掲載されている内容は、製品の仕様の変更等により予告なく変更される可能性があります。最新の情報はアルテラ・ウェブサイトをご参照ください。 Copyright © 2015 Altera Corporation. All rights reserved. Altera, the stylized Altera logo, specific device designations, and all other words and logos that are identified as trademarks and/or service marks are, unless noted otherwise, the trademarks and service marks of Altera Corporation in the U.S. and other countries. All other product or service names are the property of their respective holders. Altera products are protected under numerous U.S. and foreign patents and pending applications, mask work rights, and copyrights. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera’s standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. January 2015 AB1-01225/JP
© Copyright 2024 ExpyDoc
