日立超LSIシステムズ社 FPGAによる試作からASIC製品化への移行設計、ハードウェアデザインサービスお問い合わせ先／技術BU 技術部 FAE第一グループ ☎03-5462-9774 日立超LSIシステムズ社は、システム製品に組み込まれるコンポーネント（ハードウェア）の開発から量産までを一貫したハードウェアデザインサービスとして提供しています。デバイス設計者とソフトウェア設計者との連携により、お客様のニーズに最適なコンポーネントを提案・提供します。設計対象や環境にSystemCを適用する高位検証手法により、設計工程の短縮を可能にします。その他注目製品 FPGA/ASIC設計サービスメニューサービスメニュー設計概要論理設計、論理検証、論理合成、配置配線、タイミング検証、FPGA書込み論理設計対象言語：VHDL、Verilog HDL等、Co Designも対応可能 IPコア移植 IPコア移植＋DMA利用等のシステム性能、フィッティング、デバイスドライバ（ソフト）開発まで、顧客要望に添った設計 FPGA ⇒ ASICへのVEC作業 FPGAによる試作からASIC製品化への移行設計（コスト、信頼性、サイズ、消費電力） SystemC等による設計・検証アーキテクチャ設計、検証環境にSystemCを用い検証日程の短縮化を実現 FPGA/ASIC応用強み分野 FPGA設計サービス工程 1）Ethernetアプリケｰション分野 ● 100M/1G/10G/100Gルーター設計経験 FPGA設計フロー（V字ライン） ● 画像データーの高速伝送ソリューション強み分野での対応が可能ご要求 ● 通信帯域制御、ネットワーク制御 ● TCP/IPオフロードエンジン受入れ試験顧客ニーズ時刻同期Ethernet、及びMAC回路設計資産保有 ● 2）PCIe-GEN2/3アプリケーション分野 3）高安全FPGA：サービス無停止型二重化システム等顧客製品上での試験実施最終妥当性確認試験項目作成仕様定義システム試験実ボｰド上での機能試験・性能試験不具合内容・件数の妥当性確認要求内容に対する妥当性要求定義の正当性結合試験基本設計・詳細設計 4）高速周波数/高速信号配線ボード回路設計技術機能の十分性、動作性・性能を面を折込みモジュｰル間のI/F試験不具合内容・件数の妥当性確認単体試験コｰディングモジュｰル単体試験不具合内容・件数の妥当性確認詳細論理の実現性能目標値の実現開発事例紹介合成・配置配線 ■通信用カスタムモジュール設計ツｰルによるエラｰ・ワｰニングの対策タイミングチェック ● 通信・制御機能搭載ボード設計 ● LSI論理設計 ● 筐体設計仕様設計 ● 制御ソフト開発機能分割 ASIC 設計ボード設計 SystemC高位・検証手法筐体設計量産検証環境：SystemCで構築検証Target： SystemC/RTL 早期完了検証件数評価破線：RTL 実線：SystemC 検証環境作成日程の短縮不良件数試作設計対象や環境に SystemCを適用し設計工程を短縮可能 ! 早期摘出時間→ 株式会社日立超LSIシステムズ検証日程の短縮トーメンエレクトロニクスホームページへ