Architecture matérielle Électronique de base Option ISN Année 2013/2014 Lycée de Borda M DOS SANTOS Amilcar Page 1 - 21 Table des matières 1Introduction...........................................................................................................................................4 2Le transistor en interrupteur.................................................................................................................4 3Porte NON............................................................................................................................................5 4Porte NON-ET......................................................................................................................................5 5Porte ET...............................................................................................................................................6 6Porte NON-OU.....................................................................................................................................6 7Porte OU..............................................................................................................................................6 8D'autres portes.....................................................................................................................................7 9Exercices..............................................................................................................................................8 9.1Rechercher une équation.............................................................................................................8 9.2Rechercher une équation.............................................................................................................8 10Additionneur 1 bit...............................................................................................................................9 11Soustracteur 1 bit...............................................................................................................................9 12Exercice - Additionneur complet......................................................................................................10 13Électronique combinatoire................................................................................................................11 13.1Exemple : le multiplexeur 2 voies.............................................................................................11 13.2Algèbre de Boole et loi de De Morgan......................................................................................12 14Logique séquentielle .......................................................................................................................13 14.1Présentation..............................................................................................................................13 14.2Logique séquentielle asynchrone - exemple............................................................................13 14.3 Logique séquentielle asynchrone - exercice...........................................................................14 14.4Logique séquentielle synchrone exemple................................................................................15 14.5Logique séquentielle synchrone – exercice.............................................................................15 14.6Logique séquentielle synchrone - exemple.............................................................................16 15Machine à nombre finis d'états........................................................................................................16 15.1Machine de Moore....................................................................................................................17 15.2Machine de Mealy.....................................................................................................................17 15.3Exemple : machine d'états d'une bascule D.............................................................................17 15.4Exemple : machine d'états d'un compteur 2 bits......................................................................18 16Le langage VHDL.............................................................................................................................18 16.1Composant programmable à faible intégration (PLD)..............................................................19 16.2Composant programme à haute intégration (FPGA)...............................................................20 16.3Code VHDL d'une porte NAND à 3 entrées.............................................................................20 16.4Code VHDL d'une bascule D....................................................................................................21 Page 2 - 21 Programme Exprimer un algorithme dans un langage de programmation a pour but de le rendre exécutable par une machine numérique. La découverte de l'architecture de ces machines constitue une étape essentielle d'une initiation à l'informatique. De plus, mieux comprendre cette organisation est nécessaire pour programmer de manière efficace, en tenant compte des capacités et limitations des machines numériques. La progression pédagogique suit la chronologie du développement des systèmes informatiques : d'abord centralisés autour des machines à accès direct, ensuite connectés par l'intermédiaire d'une liaison série point à point et enfin répartis grâce aux réseaux où le transport des informations repose sur des méthodes de routage. Le développement de ces réseaux et leur utilisation massive ont induit des questions sociétales majeures qu'il est préférable d'aborder sous forme d'activités pluridisciplinaires. Finalement, l'étude d'un minirobot permet de découvrir les mécanismes de pilotage et de communication dans l'exécution de tâches complexes, interférant directement avec le monde physique. Savoirs Capacités Observation Éléments Expliquer le rôle des d'architecture constituants d'un Composants de ordinateur. base (unité centrale, mémoires, périphériques). On se limite à une présentation générale de ces concepts autour d'une machine à accès direct (Random Access Machine). Jeu d'instructions Instructions simples (chargement, stockage, opérations arithmétiques et logiques, saut conditionnel). On propose des activités sous forme d'exercices sur papier sans utiliser d'ordinateur. ♦ Savoir dérouler l'exécution d'une séquence d'instructions simples de type langage machine. Page 3 - 21 1 Introduction Classement des structures électroniques. 2 Le transistor en interrupteur • • Dans les systèmes électroniques analogiques, les transistors fonctionnent en "linéaires" (non saturé). • La sortie et l'entrée sont liées par une fonction mathématique (proportionnalité ...). Dans les systèmes numériques, le transistor se comporte comme un interrupteur. L'entrée et la sortie ne peuvent prendre que deux états 0 ou 1. Du point de vue électrique on associe une tension à chaque niveau logique : 0 V ou 5 V ; 0 V ou 12 V ; -12 V ou 12 V ; ... Pour une meilleure compréhension, nous présenterons des structures simplifiées à base de transistors PMOS et NMOS. La technologie de ces transistors ne sera pas étudiée. L'électronique numérique est basée sur des transistors qui fonctionnent en commutation (tout ou rien). Pour chacun des transistors, deux états sont possibles bloqué (interrupteur ouvert) ou saturé (interrupteur fermé) Page 4 - 21 3 Porte NON Cette fonction est aussi appelée inverseur. L'entrée vaut 1 soit 1 V, : • le transistor NMOS est saturé, l'interrupteur fermé ; • e transistor PMOS est bloqué, l'interrupteur ouvert; • la sortie vaut 0 V ; • donc 0 logique. L'entrée vaut 0 soit 0 V, : • le transistor NMOS est bloqué, l'interrupteur ouvert; • le transistor PMOS est saturé, l'interrupteur fermé ; • la sortie vaut 1 V ; • donc 1 logique. G E S S G S E=1 D S=0 E=0 S=1 S Symbole Table de vérité a 0 1 S 1 0 Équation logique S =a 4 Porte NON-ET Symbole Table de vérité Équation logique A B S S = A ET B 0 0 1 0 1 1 1 0 1 1 1 0 Page 5 - 21 Structure 5 Porte ET Exercice : rechercher la structure, la table de vérité et l'équation d'une porte ET Symbole Table de vérité A B S 0 0 0 Équation logique Structure S =A ET B 0 1 0 1 0 0 G 1 1 1 E S S G S D S 6 Porte NON-OU Symbole Table de vérité A B S Équation logique Structure S =AOU B 0 0 1 0 1 0 1 0 0 1 1 0 7 Porte OU Exercice : rechercher la structure, la table de vérité et l'équation d'une porte OU Symbole Table de vérité A B S Équation logique Structure S =AOU B 0 0 0 0 1 1 1 0 1 G 1 1 1 E S S G D S Page 6 - 21 S 8 D'autres portes D'autres portes existent. Elles sont réalisées à partir des structures des portes NON (NOT), NON-ET NAND et NON-OU (NOR). Page 7 - 21 9 Exercices 9.1 Rechercher une équation Donner l'équation logique de la structure suivante : Correction : C=(A OU B) C=(A+ B) 9.2 Rechercher une équation Donner l'équation logique de la structure suivante : Correction : C= A ET B OU A ET C C= A. B+ A. C Page 8 - 21 10 Additionneur 1 bit En fait c'est un demi-additionneur car on ne tient pas compte de la retenue précédente. 0 + 0 0 + 0 1 1 + 1 1 0 + 1 1 1 0 c s a s addition c b s=a∧b∨a∧b=a⊕b c=a∧b s=a⋅b +a⋅b=a⊕b c=a⋅b a b c s 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 11 Soustracteur 1 bit En fait c'est un demi-additionneur car on ne tient pas compte de la retenue précédente. 0 - 0 0 - 1 0 1 1 c s a b c s 0 0 0 0 0 1 1 1 1 0 0 1 1 - 0 1 1 - 1 0 a a-b b s=a∧b∨a∧b=a⊕b c=a∧b s=a⋅b +a⋅b=a⊕b c=a⋅b 1 1 0 0 Page 9 - 21 s c 12 Exercice - Additionneur complet Rechercher la table de vérité et les équations logiques d'un additionneur complet avec retenue A en entrée et en sortie. S = A + B + Cin B S A + B + Cin Cin Correction : Cin 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 CoutS 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 S =Cin( A⊕ B)+Cin ( A⊕ B) Cout=Cin⋅A⋅B +Cin ( A+ B) Page 10 - 21 Cout 13 Électronique combinatoire L'électronique numérique est composée de : • Logique combinatoire (retard sans effet mémoire) ; • Logique séquentielle (retard plus effet mémoire). Dans la logique combinatoire les sorties ne dépendent que des entrées. e1 s1 e2 s2 A + B + Cin en sm Si = f(e1, e2 … en) 13.1 Exemple : le multiplexeur 2 voies Exercice : rechercher l'équation de "Sortie" en fonction de A, B et "Sélection". Exercice : proposer une structure avec des portes de base A Sortie B Sélection Exercice : vérifier que la sortie ne dépend que des entrées. La sortie n'est pas rebouclée sur les entrées des portes logiques. La structure correspond bien à de la logique combinatoire. Page 11 - 21 13.2 Algèbre de Boole et loi de De Morgan En plus des opérations arithmétiques de base (addition, soustraction, multiplication, et division), tous les systèmes combinatoires sont soumis aux règles de l'algèbre de l'anglais Boole (1815 – 1864) qui traduisent les raisonnements logiques à partir de propositions vraies ou fausses. L'algèbre de Boole est commutative, associative et distributive. Un booléen (boolean) est donc un élément binaire, vrai ou faux, "1" ou "0". Auguste De Morgan (1806 - 1871) est un mathématicien et logicien britannique. De Morgan est reconnu surtout pour sa redécouverte de la loi de dualité entre la somme et le produit. Lois de De Morgan Exemples : • Simplifier l'équation • Correction : • Transformer l'équation en utilisant les lois de De Morgan : • Correction : s=A . B . A . B+ A=( A+ B).( A+ B)+ A= A. A+ A.B+ B. A+ B. B=0+ AB+ A . B+ 0= AB+ A. B ̄ B.C. C ̄ .B s=( A+ A).( A.B+0)+( A+ 1) . B.1+ A.( C+ C)+ s=A.B+B+ A+0=AB+B+ A s=A . B + A . B+ A 14 Logique séquentielle 14.1 Présentation Dans la logique séquentielle les sorties dépendent des entrées mais aussi des sorties c'est à dire de l'état précédent. Si = f(e1, e2 … en, s1, s2 … sm) e1 e2 en La logique séquentielle peut être classée en deux catégories : • Logique séquentielle asynchrone. Page 12 - 21 s1 A + B + Cin s2 sm • • Les sorties changent en même temps que les entrées. Logique séquentielle synchrone. • Les sorties sont synchronisées par rapport à une horloge. • Les sorties changent en même temps que l'horloge. 14.2 Logique séquentielle asynchrone - exemple On désire commander le moteur d'une pompe en utilisant des boutons poussoirs. • La sortie S commande le moteur ; • L'entrée M commande la mise en marche ; • L'entrée A commande l'arrêt. M A Commande du moteur S Commande du moteur Équation de S S = A( M OU S ) Schéma structurel A M Remarque : la sortie est rebouclée sur une entrée Page 13 - 21 S Table de vérité A 1 0 0 M X 0 1 Sn 0 Sn-1 1 Commentaire Arrêt Etat mémoire Marche Illustration avec des chronogrammes M A S Remarque : - En électronique il existe la bascule RS qui réalise cette fonction mémoire. - R pour Reset (arrêt) ; - S pour Set (marche). 14.3 Logique séquentielle asynchrone - exercice Fonctionnement du verrou Si V = 1 alors S = D ; D Si V = 0 alors Sn = Sn-1. • Proposer une équation logique pour S ; • Proposer un logigramme. • Proposer une table de vérité. • Proposer des chronogrammes. Verrou V Correction : S = D.V + S. V D S V Page 14 - 21 S Table de vérité D X 0 1 V 0 1 1 Sn Sn-1 0 1 D Commentaire Mémoire Copie Copie V S 14.4 Logique séquentielle synchrone exemple Fonctionnement de la bascule D : • S recopie la valeur de D uniquement sur le front montant de H (passage de 0 à 1). • S'il n'y a pas de front montant, S garde l'état précédent. Table de vérité D X X 0 1 H 0 1 | | Sn Sn-1 Sn-1 0 1 Commentaire Mémoire Mémoire Copie Copie D Bascule D H D H S 14.5 Logique séquentielle synchrone – exercice Établir la table de vérité d'une bascule RS synchronisée sur le front montant d'un signal H. Page 15 - 21 S 15 Machine à nombre finis d'états Une machine à nombre finis d'états (machine à états) est un moyen de décrire des systèmes logiques séquentiels qui fonctionnent comme un automate. • Chaque état est représenté par une "bulle" ; • Les transitions sont représentées par des flèches ; • La transition est active si : • L'état origine de la transition est actif ; • La condition sur l'entrée est vraie ; • Il y a apparition d'un front d'horloge. Il existe deux types de machines à états, machine de Moore et machine de Mealy. Page 16 - 21 15.1 Machine de Moore Les sorties ne dépendent que des états. Les états changent en fonction d'un signal d'horloge, la machine de Moore est synchrone. Entrées Logique combinatoire Logique combinatoire Sorties Etats Logique séquentielle 15.2 Machine de Mealy Les sorties dépendent des états mais aussi des entrées ce qui en fait une machine asynchrone. Logique combinatoire Entrées Logique combinatoire Sorties Etats Logique séquentielle 15.3 Exemple : machine d'états d'une bascule D D=1 D Etat 0 Etat 1 Q=0 Q=1 H D=0 Page 17 - 21 Q 15.4 Exemple : machine d'états d'un compteur 2 bits Q0 H 0 1 00 Q1 1 01 1 1 3 11 2 1 10 16 Le langage VHDL Les circuits électroniques numériques réalisent des fonctions de plus en plus complexes. Les composants discrets (portes ; NON, ET, OU ... et bascules, D, RS …) laissent la place à des composants programmables à forte intégration. VHDL est le sigle de VHSIC hardware description language ; VHSIC, de very-high-speed integrated circuits, une initiative de la Défense américaine dans les années 1980 visant la construction de circuits intégrés très rapides. Le VHDL est un langage de description du matériel utilisé en électronique. Page 18 - 21 16.1 Composant programmable à faible intégration (PLD) Dans un PLD (programmable logic device, circuit logique programmable) on peut : • définir la fonction de la cellule de sortie (combinatoire, séquentiel...) ; • définir l'équation logique de l'entrée de la cellule en fonction des entrées du circuit. Page 19 - 21 16.2 Composant programme à haute intégration (FPGA) Un FPGA (field-programmable gate array, réseau de portes programmables) est plus complexe qu'un PLD. Exemple, un FPGA de chez Xilinx qui contient : • Des blocs d'entré/sortie programmables ; • Des blocs logiques généraux programmables ; • Des interconnections programmables entre : • Les entrées et les sorties du circuit intégré ; • Les blocs d'entrée/sortie ; • Les blocs logiques généraux. Certains FPGA peuvent intégrer le cœur d'un processeur et de la RAM. D'autres FPGA peuvent être programmés pour réaliser les fonctions d'un processeur. 16.3 Code VHDL d'une porte NAND à 3 entrées L'instruction "begin" et "<=" de l'affectation indiquent que la structure est combinatoire. Page 20 - 21 16.4 Code VHDL d'une bascule D L'instruction process indique que c'est une structure séquentielle. Page 21 - 21
© Copyright 2024 ExpyDoc