Logique

Circuiterie des
portes CMOS
complémentaires
Alain GUYOT
TIM A
DEA MICROÉLECTRONIQUE
((33) 04 76 57 46 16
: [email protected]
http://tima-cmp.imag.fr/~guyot
Techniques de l'Informatique et de la Microélectronique
pour l'Architecture. Unité associée au C.N.R.S. n° B0706
complémentaire 70
fonction logique
But
Passer d'une porte logique
(ou d'un ensemble de portes) au dessin
portes logiques
réseau N
Optimiser la surface en minimisant
- le nombre de transistors
- le nombre de vias et de contacts
- le nombre d'arêtes de polygone
réseau P
Minimiser le temps de conception
symbolique
porte logique
classique
masque
complémentaire 71
Abstraction logique
+5V
Discrétisation
des tensions
Valeur logique 1
}
tolérance
au bruit
pris comme 0 par certaines
portes et comme 1 par d'autres
Valeur NON logique
Valeur logique 0
0V
}
tolérance
au bruit
0
0
1
1
Transistor N
Transistor P
Bloqué si grille = 0
Passant si grille = 1
Passant si grille = 0
Bloqué si grille = 1
complémentaire 72
Portes élémentaires en CMOS
5V
p
a
p
a
n
b
p
b
n
p
p
n
0V
n
n
0V
+5 V
0
p
p
1
n
n
0V
0 1
0 1 1
1 1 0
0 1
0 1 0
1 0 0
complémentaire 73
Discrétisation du temps
A
2,4 volt
A
B
2,6 volt
portes de seuils logiques différents
0
1
⇒
2,5 volt
B
0
1
fonctionnement non logique
dispersion technologique ⇒ dispersion des seuils logiques
dispersion technologique + bruits ⇒ tension sans image logique
passage par tension non logique ⇒ incohérence circuit/fonction
incohérence + délai des portes ⇒ incohérence temporaire
incohérence temporaire ⇒ discrétisation du temps
discrétisation du temps ⇒ horloge (synchrone ou autosynchrone)
complémentaire 74
Comparaison logique/analogique
Analogique
Logique
Précision limitée (techno)
Précision arbitraire (# bits)
Valeur approchée (±5%)
Valeur exacte
Logique infidèle
fidélité absolue (pas de dérive)
Compensations nécessaires
pas de compensation
Valeurs continues
valeurs discrètes (bruit de quantification)
Temps continu
Temps discret (bruit d'échantillonnage)
Silencieuse et sensible
Bruyante et insensible
Exemple: multiplieur de Gilbert
(Mos en faible inversion) 14t
Exemple: multiplieur 5x5 bits
550 transistors MOS bloqués/saturés
complémentaire 75
4 vues d'une fonction logique
V dd
a
s
b
❶
métal
poly
diffusion
Masque
métré
a
p
b
p
❷
Logique
V dd
Electrique
0V
a
b
b
0V
0V
Masque
symbolique
❸
s
n
V dd
a
❹
n
s
s
complémentaire 76
Portes logiques un peu plus complexes
V dd
V dd
p
p
Réseau
trans. P
V dd
p
Sortie
Entrées
d
Réseau
trans. N
c
b
a
a
p
b
p
n
n
n
n
n
n
c
d
0V
0V
a
b
c
d
p
p
n
n
0V
p
a
b
c
d
complémentaire 77
Réseau de transistors
V dd
Réseau
trans. N
Réseau
trans. N
0V
conduit si les
2 réseaux conduisent
Réseau
trans. N
Sortie
Entrées
Réseau
trans. P
ET logique
ie
sér
n
e
ux
a
e
s
2 ré
t
i
so
soit 2 réseaux en parallèle
soi
t1
tran
sist
or
Conduit si sa
grille vaut 1
Réseau
trans. N
Réseau
trans. N
OU logique
conduit si l'un ou l'autre
(ou les deux) réseaux conduisent
complémentaire 78
Conception des portes complexes (1)
Equation logique
⇒ schéma électrique
V dd
Sortie
Entrées
Réseau
trans. P
Réseau
trans. N
Les transistors P sont utilisés
pour tirer à 1 et les transistors
N pour tirer à 0. Il n'y a pas
de perte de seuil
En conséquence les fonctions
réalisables sont des fonctions
DECROISSANTES
0V
V dd
n
p
des entrées.
0V
Fonction identité
qui ne marche pas
complémentaire 79
Conception des portes complexes (2)
conduit
si f(E)
conduit
si ¬ f(E)
0V
Sortie f(E)
Entrées E
V dd
Un et un seul des deux réseaux N et P conduit à
chaque instant. Ces réseaux sont logiquement
complémentaires.
Comme l'un est en transistor P et l'autre en transistor
N, les réseaux N et P sont duaux. Les deux réseaux ont
les mêmes entrées et le même nombre de transistors.
V dd
Réseau
P
Réseau
P
Réseau
N
Réseau
N
conduit
conduit
0V
haute impédance
correctes
court circuit
complémentaire 80
Conception des portes complexes (3)
a
b
Pour construire une porte complexe on construit en premier le
réseau de transistors N, avec les règles:
c
d
e
V dd
a
ET - réseaux en série
OU - réseaux en parallèle.
b
d
Pour construire le réseau de transistors P on peut procéder de 3 façons:
c
1 - croiser les règles ci dessous
2 - utiliser l'algèbre de Boole pour complémenter la fonction et
procéder comme pour les N
3 - utiliser une méthode graphique pour tracer le dual du graphe N.
e
a
b
c
d
e
V ss
complémentaire 81
Conception des portes complexes (4)
construction du dual
Méthode 1: croiser les règles
Règle pour
le réseau N
Vdd
a
b
Règle pour
le réseau P
d
c
Méthode 2: complémenter
Equation pour le réseau N
e
a
b
Equation pour le réseau P
c
d
e
V ss
ET - transistors série
OU - transistors parallèles.
ET - transistors parallèle
OU - transistors série
F = (a ∧ b) ∨ c ∧ (d ∨ e)
D
F=( a ∨b ) ∧( c ∨d ∧e )
Se souvenir que N tire à la masse, donc l'équation doit être
complémentée, et P conduit pour un 0 donc les variables doivent être
complémentées
complémentaire 82
Conception des portes complexes (5)
construction du dual (suite)
Méthode 1: construire le graphe dual
Vdd
a
Graphes duaux: tout cycle de l'un est sommet de l'autre et
réciproquement. Les arêtes externes sont les connexions à
l'extérieur
b
F
d
c
a
c
e
d
+5V
F
V dd
a
b
c
d
e
e
b
V ss
0V
V ss
complémentaire 83
Conception des portes complexes (6)
amélioration électrique
Raccourcir les chemins
entre sortie et alimentation
Minimiser la capacité
parasite de sortie
∧b ∨ c ∧(a ∨b)
f= a
a
b
b
a
c
a
b
Mettre plus près de la sortie les
transistors activés le plus tard
b
f
a
b
c
c
b
a
b
a
a
b
a
a
b
a
c
b
c
a
a
b
a
c
b
c
b
c
b
a
b
a
a
b
complémentaire 84
Conception des portes complexes (7)
amélioration délai et consommation
Dimensionner plus gros les transistors ayant une
charge plus importante
Affecter la charge capacitive la plus faible aux
signaux les plus actifs
Connecter les signaux les plus en retard prés de la
sortie
complémentaire 85
Variantes d'une fonction logique
a
b
a
a
c
a
b
b
f
a
b
c
a
b
c
b
a
b
f
b
a
b
a
b
b
c
a
a
c
c
f
a
b
complémentaire 86
Variantes d'un autre fonction
a
b
c
a
b
b
d
c
c
d
b
a
b
c
f
a
c
d
d
a
d
b
f
c
d
a
complémentaire 87
Stratégies de dessin
Aligner les diffusions
d
e
c
b
Aligner les grilles
a
moins de coude, moins de contacts
a
moins de coude
complémentaire 88
Diffusions alignées (1)
Vdd
a
b
Vdd
b
f
b
d
c
a
a
c
c
e
e
d
d
e
f
a
b
c
d
e
Vss
Vss
f
1- Trouver tous les
chemins décrivant
chaque réseau passant
une fois et une seule
par toutes les branches
(chemin de Euler)
2- Trouver un chemin
parcourant les
transistors dans le
même ordre pour les
deux réseaux
3- S'il n'existe pas de
tel chemin, briser les
réseaux et
recommencer avec
chaque bout.
complémentaire 89
Diffusions alignées (2)
a
b
c
d
V dd
a
b
p
p
p
p
n
n
n
n
c
d
0V
Ces deux réalisations sont elles équivalentes ?
complémentaire 90
Diffusions alignées (3)
V dd
V dd
diff P
diff N
métal poly diffusion
V ss
V ss
complémentaire 91
Diffusions alignées (4)
V dd
V dd
diff P
diff N
métal poly diffusion
V ss
V ss
complémentaire 92
Diffusions de plusieurs portes alignées
a ⊕b
V dd
0V
métal
a
a
b
b
( a ∧ ( a ∧ b) ) ∧ ( b ∧ ( a ∧ b ) ) = a ∧ b ∨ a ∧ b = a ⊕ b
poly
diffusion
complémentaire 93
Diffusions de plusieurs portes alignées
a⊕b
Vdd
a≥ b
0V
métal
a
a
b
b
( a ∧ ( a ∧ b)) ∧ ( b ∧ ( a ∧ b )) = a ∧ b ∨ a ∧ b = a ⊕ b
poly
diffusion
complémentaire 94
Mise en commun de transistor
a
P
c
P
a
a
N
a
Figure 1
N
c
Figure 2
Figure 3
Les 3 portes de la figure 1 contrôlent une paire de transistors pour en faire une porte 3 états. Le
schéma à transistors est donné à la figure 2, les transistors à fusionner sont entourés d'un cartouche.
La figure 3 est le résultat de cette fusion.
complémentaire 95

Download Report