2014年度「論理回路」定期試験問題

2014 年度「論理回路」定期試験問題
(担当: 石浦菜岐佐)
試験開始までこの面を上にして待つこと
• 試験時間は 80 分で, 持ち込みは一切不可である.
• 問題は全部で 5 問あり 100 点満点である.
• 解答用紙の所定の欄に解答せよ.
採点結果の閲覧
本試験は, 採点が終り次第, 各自の得点を web で閲覧できるようにします.
• 解答用紙の「結果表示キー (数字)」の欄に, 4 桁の数字を書いて下さい.
(注意: 英字は不可; 下に控えをとっておいて下さい.)
結果表示キー (数字)
• 閲覧ページは講義ページ (http://ist.ksc.kwansei.ac.jp/~ishiura/lc/) からリンクします.
– 閲覧ページの認証は, 中間テストと同じです.
– 表示されるフォームに上記のキーを入力して下さい.
– 閲覧の期限は 8/12(火) です.
論理回路 (1/3)
1
次の問いに答えよ.
[35 点] (5 × 7) 【各問完全解答; 部分点なし】
(1) n ビットの 2 の補数表現の 2 進数で表現可能な最小数と最大数を示せ.
(2) 10 進数の −87 を 8 ビットの 2 の補数表現の 2 進数に変換せよ.
(3) (x + a + b + c)(y + a + b + c)(z + a + b + c)(a + bc)(b + c a)(c + ab) を簡単化せよ (結果に至る過程も示せ).
(4) a ⊕ b を and, or, not で表せ. 次に, これを用いて x ⊕ y = x ⊕ y が成り立つことを示せ.
(5) F = bcd + ad, G = ad + c, のとき, F = G · Q を満たす Q の最小積和形論理式を求めよ.
∂f
= f (0, y, z, u) ⊕ f (1, y, z, u) と定義する.
(6) 論理関数 f (x, y, z, u) に対し, f の x による微分を
∂x
∂f
f (x, y.z, u) = (xy ⊕ z)(z ⊕ u)(y ⊕ u) に対し
を計算せよ (簡単化せよ; 最終結果のみ示せ).
∂x
(7) 下記の組み合わせ回路を, nand ゲートと not ゲートのみからなるものに変換せよ (簡単化する必要はない.)
a
g
b
x
c
d
e
y
f
2
下記の状態遷移グラフで動作が定義される順序回路の設計について, 次の問いに答えよ. ただし, 入力を x, y,
出力を z とする. また, A が初期状態であるとする.
[28 点] (4 + 4 + 2 + 6 + 12)
状態遷移表
現状態
状態割当
次状態
出力
x=0
x=1
z
A
B
A
A
B
C
0
0
C
D
B
D
D
E
1
0
E
E
D
1
状態
a
b
c
A
0
0
0
B
C
0
0
0
1
1
1
D
0
1
0
E
1
1
0
(1) 入力 x に信号値系列 1 1 0 1 1 1 1 を入力したときに, z に出力される信号値系列を示せ. (最初の 8 時刻分を示
せ.)
(2) この状態遷移表を状態遷移グラフに変換せよ.
(3) 上記右表のように 3 ビットの状態変数 a, b, c を用いて状態割当てを行うとする. 符号化された状態遷移表を示
せ. (解答用紙の表 (出力 z は省略している) を完成させよ.)
(4) 状態変数 a, b, c をそれぞれ JK フリップフロップ Ja , Jb , Jc で記憶する回路を設計するものとする. Ja の J 入
力と K 入力をそれぞれ ja , ka とし, Jb の J 入力と K 入力をそれぞれ jb , kb とし, Jc の J 入力と K 入力をそ
れぞれ jc , kc とする. フリップフロップの入力関数の表を示せ. (解答用紙の表を完成させよ.)
(5) jb , kb , jc , kc の論理関数を a, b, c, x の最小積和形で表せ. 必ず don’t care も考慮すること. 解答を得る過程と
して, それぞれの関数のカルノー図も併せて示せ. (今回は, ja , ka , z の論理関数は求めなくてよい.)
論理回路 (2/3)
3
次の順序機械の状態数を最小化せよ (結果のみ示せ).
現状態
4
[13 点]
次状態/出力
入力=0
入力=1
S1
S2
S2 /0
S6 /1
S3 /1
S7 /0
S3
S6 /0
S1 /1
S4
S5
S3 /1
S5 /1
S7 /1
S4 /0
S6
S7
S2 /1
S4 /1
S7 /0
S5 /1
次の回路に関して下記の問いに答えよ.
c4 s3
co s
FA
a b ci
a3 b3
[14 点] (4 + 3 + 3 + 4)
c3
s2
c2
co s
FA
a b ci
a2 b2
s1
co s
FA
a b ci
a1 b1
c1
s0
co s
FA
a b ci
a0 b0
x
図中の FA は全加算器 (full adder) である. この回路は, 4 ビットの 2 の補数表現の 2 進数の加減算を行う回路であり,
• x = 0 のときには a3 a2 a1 a0 に b3 b2 b1 b0 を加算した結果
• x = 1 のときには a3 a2 a1 a0 から b3 b2 b1 b0 を減算した結果
をそれぞれ s3 s2 s1 s0 に出力する. ただし, オーバフロー (overflow) が起こると正しい計算結果は得られない.
(1) 全加算器の出力 co, s を入力 a, b, ci の論理式で表せ.
(2) x = 0, a3 a2 a1 a0 = 0101 のとき, オーバフローを起こさない b3 b2 b1 b0 のうち表現する値が最大のものを求めよ.
(3) x = 1, a3 a2 a1 a0 = 0110 のとき, オーバフローを起こさない b3 b2 b1 b0 のうち表現する値が最小のものを求めよ.
(4) fv (x, a3 , b3 , s3 ) は, オーバフローが起こるとき 1, 起こらないとき 0 となる関数とする. fv (x, a3 , b3 , s3 ) のオン
セット表現を示せ.
5
下記の表の可変長符号の復号を行う Mealy 型順序回路の状態遷移グラフを作成せよ. ただし, 状態数の上限を
6 とする (状態数がこれを越える場合は 0 点とする).
記号
[10 点]
固定長符号
可変長符号
e
t
001
010
00
01
a
s
011
100
10
110
i
101
111
この回路は, 1 ビットの入力 x と 3 ビットの出力 (y1 , y2 , y3 ) を持つ. 可変長符号は x に 1 ビットづつシリアルに入
力され, 符号が認識される毎に (y1 , y2 , y3 ) に対応する固定長符号の 3 ビットが出力される. 固定長符号の出力が無い
間は (y1 , y2 , y3 ) = (0, 0, 0) が出力されるものとする.
Nagisa ISHIURA
論理回路 (3/3)

Download Report