マルチチャンネルDDSで位相コヒーレントFSK変調を実現ロファイル・ピンをロジック・ローレベルに設定すると正弦波がシャットオフされ、ロジック・ハイレベルを設定すると正弦波が出力に送信されます。この動作では、2 つの相補入力データ・ストリームが周波数間で交互に入れ替わるようにする必要があります。ただし、2 つの DDS チャンネルは継続的に F1 と F2 を生成します。オフ機能で該当する DDS 出力をミュートにし、位相コヒーレント FSK 信号を生成します。 David Brandon著一般的なシングルチャンネルのダイレクト・デジタル・シンセサイザ（DDS）の場合、図 1 に示すような位相連続周波数遷移が生じますが、コヒーレント・パルス・ドップラー・レーダーや医用および材料分析用の NMR/MRI 分光法などのアプリケーションにおいては位相コヒーレント遷移の方がよいとされています。この記事では、DDS の出力を加算して AD9958/AD9959 マルチチャンネル DDS を堅牢な位相コヒーレント FSK（周波数偏移キー）モジュレータとして構成する方法を紹介します。マルチチャンネル DDS は、複数のシングルチャンネル・デバイスを同期化するときに生じるチャンネル間の温度やタイミングの問題をほぼ解消することができます。マルチチャンネル DDS の出力はそれぞれ独立していますが、共通のシステム・クロックを使用するため、複数のシングルチャンネル・デバイスの出力に比べて、温度／電源変動に対してより優れたトラッキング動作が可能となります。したがって、加算出力で位相コヒーレント周波数遷移を生成するには、マルチチャンネル DDS の方が適しています。 SIGNAL A SIGNAL B PHASECONTINUOUS SWITCH PHASECOHERENT SWITCH PHASE-COHERENT FSK MODULATOR AD9520 AD9958 LPF CH0 LVPECL XTAL LVPECL 500MSPS REF CLK REF CLK CH1 SYNC_CLK PS3 (ON/OFF) PS2 (ON/OFF) CLK DATA SOURCE PRS EDGES MUST MEET SETUP/ HOLD TIMES TO SYNC_CLK 図2. 位相コヒーレントFSKモジュレータのセットアップ 4 チャンネル D D S の A D9959 による生成結果を図 3 に示します。このデバイスの 2 つの追加チャンネルが、加算出力の 2 つの切り替えられた周波数に対する位相リファレンスになるため、位相コヒーレント・スイッチングを簡単に示すことができます。一番上のトレースの加算出力は、位相コヒーレント・スイッチングです。中央の 2 つのトレースはリファレンス信号 F1 と F2 です。一番下のトレースは、2 つのいずれかの周波数を選択する疑似ランダム・シーケンス（PRS）データ・ストリームです。デバイスではパイプライン遅延が発生するため、P R S データ・ストリームのエッジと加算出力の周波数遷移が正確に揃うことはありません。 TEK STOP: 5.0GSPS 図1. 位相連続／位相コヒーレント周波数遷移回路の説明クロック分配デバイス AD9520 は高性能リファレンス・クロックで AD9958 DDS を駆動し、FSK データ・ストリームのソースにも同じクロックを供給します。AD9520 は、マルチチャンネル DDS の SYNC_CLK と FSK データ・ストリーム間のセットアップ時間とホールド時間を満足させるために、選択可能な複数の出力ロジックと調整可能な遅延機能を提供します。 AD9958 の独立した 2 つのチャンネルは、事前に設定された周波数 F1 と F2 で動作します。2 つの出力は、互いに接続することによって加算されます。各 DAC 入力における出力振幅を制御するための乗算器を駆動するプロファイル・ピンでチャンネル出力の ON/OFF を切り替え、必要な周波数を選択します。これを行うために、各乗算器には事前設定済みのプロファイルを選択できる 2 つの設定「ゼロスケール」と「フルスケール」があります。プ 𝚫𝚫: 478ns @: 996ns 4 C1 + DUTY 33.34% LOW SIGNAL AMPLITUDE 2 3 1 CH1 5.0V CH2 200mV 𝛀𝛀 CH3 200mV 𝛀𝛀 CH4 200mV 𝛀𝛀 M100ns CH1 2.30V 図3. 測定した位相コヒーレントFSK 遷移 Analog Dialogue 44-11 Back Burner, November (2010) www.analog.com/jp/analogdialogue 1 図 4 は、 A D9959 でも示された位相連続 F S K スイッチングの例を示しています。このタイプの動作では必要な帯域幅が減少しますが、遷移間の位相履歴は保持されません。 TEK STOP: 5.0GSPS 4 2 3 クロックを駆動できます。VCO 内蔵の完全な PLL、プログラマブル・デバイダ、設定可能な出力バッファを集積しており、ピコ秒以下のジッタ性能を有しています。4 つのオプションでセンター周波数が 1.45 ∼ 2.95GHz のオンチップ VCO が使用でき、 5 番目のオプションは最大周波数 2.4GHz の外部 VCO として動作します。デバイスは最大 250MHz の 1 つの差動リファレンスまたは 2 つのシングルエンド・リファレンスを受信し、最大周波数 1.6GHz の 3 つの LVPECL クロックからなるグループを 4 つ提供します。分周比が 1 ∼ 32 のプログラマブル・デバイダは、各グループの出力周波数と粗遅延を設定します。各 LVPECL 出力は再設定して、2 つの 250MHz CMOS 出力にすることができます。AD9520-x は 3.3V 単電源で動作し、消費電力は最大 1.5W です。別途出力ドライバとチャージ・ポンプ電源を用意すれば、ロジック互換性に対応でき、拡張チューニング範囲を持つ VCO をサポートすることができます。− 40 ∼＋ 85℃の温度範囲で仕様規定されており、64 ピン LFCSP パッケージで提供されています。 1000 個受注時の米国での単価は 12.65 ドルです。 1 CH1 CP 1.90V 図4. 測定した位相連続FSK 遷移 OPTIONAL アナログ・デバイセズは、 D D S ベースのクロック・ジェネレータの作製に必要な各種のダイレクト・デジタル・シンセサイザ、クロック分配チップ、クロック・バッファを提供しています。詳細については、 www.analog.com/dds および www. analog.com/clock をご覧ください。マルチチャンネル、10ビット、500MSPSダイレクト・デジタル・シンセサイザ（DDS） 2 チャンネル DDS の AD9958（図 5）は 10 ビットの 500MSPS 電流出力 DAC を 2 個、4 チャンネル DDS の AD9959 は同 DAC を 4 個内蔵しています。各チャンネルはすべて共通のシステム・クロックを使用し、固有の同期を提供します。複数のデバイスを相互接続することで、チャンネル数を増大させることができます。各チャンネルの周波数、位相、振幅は個別に制御できるため、システム関連のミスマッチをデバイスごとに補正することができます。パラメータはすべて直線的にスイープすることができます。FSK、PSK、ASK 変調に対しては 16 レベルを選択することができます。正弦波出力の調整には、32 ビット周波数分解能、14 ビット位相分解能、10 ビット振幅分解能があります。AD9958/AD9959 は 1.8V のコア電源とロジック互換用の 3.3V の I/O 電源で動作し、全チャンネルがオンのときの消費電力は 315mW/540mW、パワーダウン・モード時は 13mW です。− 40℃∼＋ 85℃の温度範囲で仕様規定されており、56 ピン LFCSP パッケージで提供されています。 1000 個受注時の米国での単価はそれぞれ 20.48 ドルと 37.59 ドルです。 (2) 500MSPS AD9958 DDS CORES 10-BIT DAC RECONSTRUCTED SINE WAVE 10-BIT DAC RECONSTRUCTED SINE WAVE REF1 REFIN REFIN CLK REF2 LF STATUS MONITOR PLL M100ns SWITCHOVER AND MONITOR CH1 5.0V CH2 200mV 𝛀𝛀 CH3 200mV 𝛀𝛀 CH4 200mV 𝛀𝛀 VCO ZERO DELAY DIVIDER AND MUXES LVPECL/ CMOS DIV/Φ OUT0 OUT1 OUT2 DIV/Φ OUT3 OUT4 OUT5 DIV/Φ OUT6 OUT7 OUT8 DIV/Φ OUT9 OUT10 OUT11 SPI/I2C CONTROL PORT AND DIGITAL LOGIC EEPROM AD9520 図6. AD9520の機能ブロック図参考文献 1. AN-837 Application Note, DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance. 2. Kester, Walt. The Data Conversion Handbook. Analog Devices. Chapters 6 and 7. 2005. 3. Kester, Walt. High Speed System Applications. Analog Devices. Chapters 2 and 3. 2006. 4. MT-101 Tutorial, Decoupling Techniques. 5. MT-031 Tutorial, Grounding Data Converters and Solving the Mystery of AGND and DGND. MODULATION CONTROL SYSTEM CLOCK SOURCE REF CLOCK INPUT CIRCUITRY TIMING AND CONTROL USER INTERFACE 図5. AD9958の機能ブロック図クロック・ジェネレータ、12LVPECL/24CMOS出力 AD9520-x クロック・ジェネレータ（図 6）は、単一リファレンス周波数から最大 12 回路の LVPECL または 24 回路の CMOS 2 筆者紹介 David Brandon [[email protected]] は、1995 年に DDS が初めてリリースされて以来、DDS 製品のサポートに取り組んできました。アナログ・デバイセズでのキャリアは 28 年に及び、この 11 年間はクロック＆信号合成グループでアプリケーション・エンジニアとして活躍しています。これまでに数多くのアプリケーション・ノートを著し、雑誌記事も数本執筆しました。 Analog Dialogue 44-11 Back Burner, November (2010)