LIM 系回路シミュレータの高速化に関する研究

SURE: Shizuoka University REpository
http://ir.lib.shizuoka.ac.jp/
Title
Author(s)
LIM系回路シミュレータの高速化に関する研究
岡田, 慎吾
Citation
Issue Date
URL
Version
2015-12
http://doi.org/10.14945/00009595
ETD
Rights
This document is downloaded at: 2016-07-04T17:34:47Z
（課程博士・様式７）(Doctoral qualification by coursework,Form 7)
学位論文要旨
Abstract of Doctoral Thesis
専
攻：
情報科学
Course：
氏名：岡田慎吾
Name：
論文題目：LIM 系回路シミュレータの高速化に関する研究
Title of Thesis：
論文要旨：
Abstract：
近年，電子回路の集積化の著しい進歩とともに SI (Signal Integrity) / PI (Power
Integrity) や電磁妨害など，多様な電気雑音問題が深刻となっている．これらの雑音は，チ
ップ・パッケージ・ボード等の電子回路上で予期せぬ誤作動を生じさせる原因となってい
る．特に低電圧化が進む電源分配網においては，動作周波数の高い CMOS インバータから
発生する SSN (simultaneous switching noise) が電子回路の SI / PI に関する数多くの問題
を引き起こす原因となっている．そのため，電子回路内の SI / PI を保証するために，電子
回路設計の早い段階において電源分配網を正確に解析しなければならない．しかし，電子
回路の動作周波数の高速化に伴い，その解くべき問題の規模は大きくなる一方であり，解
析時間の増大が問題となっている．そのため，従来のシミュレータより，より高速なシミ
ュレータが強く求められている．
回路シミュレータを用いて電源分配網の解析を行う場合，まず，電源分配回路網の形状
や特性から等価回路網を抽出する．このとき，電源分配回路網に微細構造や複雑な構造が
含まれている場合，微小なリアクタンス成分が含まれる．高速な回路シミュレータである
LIM(latency insertion method)は，回路網に含まれる最小のリアクタンス成分により数値
安定条件が厳しく制限される．そのため，微小なリアクタンス成分を含む回路網に対して
は，高速に解析を行うことができない．その欠点を克服する手法として，局所陰的 LIM が
提案されている．この手法は，リアクタンス成分の大きさに基づいて，部分回路に分割を
行い，適切に無条件安定である陰的手法と陽的手法を使い分けることにより，LIM の数値
安定条件を緩和する手法である．局所陰 LIM は，LIM と比較して，数倍から数十倍高速な
解析を行うことができる．しかしながら，それでもなお更に高速な回路シミュレータが必
要とされている．そこで，局所陰 LIM における部分回路のマルチレート性に着目し，局所
陰的 LIM をより高速化したマルチレート局所陰的 LIM を提案する．また，局所陰的 LIM
では，非線形素子の定式化がなされておらず，CMOS インバータなどの解析を行うことが
できない．そこで，CMOS インバータから発生する SSN を解析するために，CMOS イン
バータなどの非線形素子を定式化し，それらの解析を可能とした非線形局所陰的 LIM を提
案する．
一方，多層構造の電源分配回路網から抽出される等価回路網は，相互結合素子を多数含
む回路網となる．局所陰的 LIM は，相互結合素子を含む回路網の解析を行うことができな
いため，多層構造の電源分配回路網の解析を行得ない問題点がある．その問題点を解決す
る手法として．局所陰的ブロック型 LIM を提案する．また，その手法を更に高速化したマ
ルチレート局所陰的ブロック型 LIM を提案する．
まず，第 2 章では，三角メッシュを用いた等価回路網抽出手法である MTEM
(multilayered triangle element method)に関して述べる．MTEM では，ドロネー三角形分
割と呼ばれる分割手法を用いて，対象となる物体をドロネー三角形とその双対グラフであ
るボロノイ図とよばれるグラフで分割を行う．そのあと，回路理論と電磁界理論の観点か
ら考察することにより，RLC 線形回路にモデル化を行う手法である．
3 章では，従来の LIM 系回路シミュレータである LIM，ブロック型 LIM，局所陰的 LIM
に関して述べる．LIM は，陽的な leapfrog 型の差分法に基づいており，また，節点構造と
枝構造と呼ばれる構造を最小単位として構成される回路に適した手法である．ブロック型
LIM は，LIM を相互結合素子を含む回路網を解析できるように拡張した手法である．相互
結合素子で結合した節点構造及び枝構造を１つのブロックとして扱う．局所陰的 LIM は，
微小なリアクタンス成分を含む領域に対しては，無条件安定である陰的手法を適用し，そ
れ以外の領域には leapfrog 法を適用する手法である．LIM の数値安定条件を厳しく制限す
る領域に対しては，陰的手法を適用することにより，数値安定条件を緩和する手法である．
4 章では，マルチレート局所陰的 LIM の提案をする．この手法は，局所陰的 LIM におけ
る部分回路間のマルチレート性に着目し，それぞれの部分回路ごとに異なる時間刻み幅を
用いることにより，より高速な回路解析を可能にしている．
5 章では，非線形局所陰的 LIM を提案する．局所陰的 LIM において，非線形素子の一つ
である CMOS インバータの定式化を行い，非線形素子の解析が可能であることを示す．
6 章では，局所陰的ブロック型 LIM の提案をする．この手法は，ブロック型 LIM に対し
て，局所陰的解法を適用した手法である．
7 章では，マルチレート局所陰的ブロック型 LIM の提案をする．この手法は，局所陰的
ブロック型 LIM における部分回路間のマルチレート性に着目し，それぞれの部分回路ごと
に異なる時間刻み幅を用いることにより，より高速な回路解析を可能にしている．
最後に 8 章で本論文のまとめを述べる．

Download Report