ディジタル処理 連 載 のための アナログ 回 路 設 計 変換速度と分解能のバランスがとれた A − D コンバータ 第 4回 逐次比較型のしくみと性質 今回のターゲット回路ブロック アナログ 信号入力 ディジタル 出力 アイソレータ アナログ 入力 Kunihiko Matsui 基準電圧源 温度補償型ツェナー・ダイオード 埋め込み型ツェナー・ダイオード ハンドギャップ・リファレンス クロック ロー・パス・フィルタ （水晶発振器） （アンチエリアシング・フィルタ） A-Dコンバータ・ アンプ ドライバ 逐次比較型 A-Dコンバータ 200kHz −2.054dB 0 −100 0 FREQ［Hz］1M 松井 邦彦 メモリ回路 CPU/DSP/FPGA （ディジタル処理部） FFTアナライザ 分かるようになること ・逐次比較型 A − D コンバータのしくみ ・逐次比較型 A − D コンバータの精度は内蔵 の D − A コンバータで決まる ・微分非直線性誤差とミッシング・コードの 関係 ・サンプル＆ホールド・アンプの動作 ・サンプル＆ホールド・アンプがアパーチ ャ・ジッタ誤差を決める 逐 次 比 較（ SAR ； Successive Approximation Register）型 A − D コンバータは，速度，精度，価格 逐次比較型 A − D コンバータの一長一短 の点で非常にバランスのとれた A − D 変換方式で，多 くの IC メーカから市販されています． Zアナログ入力信号は DC から OK 表 4 − 1 に，比較的高分解能・高速な逐次比較型 A − 逐次比較型の最大の特徴です．DC から動作すると D コンバータの一例を示します．実際には 8 ∼ 12 ビ ットの汎用タイプが人気のようです．また，変換原理 いうことは，極端な話ではワンショット・パルスでも 良いということです． 上，同時サンプリング（複数入力を同じタイミングで サンプリングする）に向くことから，入力が多チャネ ΔΣ型 A − D コンバータはオーバーサンプリングを するため，サンプリング信号は連続信号である必要が ルなものも増えています． あります．今後連載の中で紹介する高速 A − D コンバ 逐次比較型 A− D コンバータの性能を 100 ％出すには， 入力部のサンプル＆ホールド・アンプが必要です．最 ータでは，サンプリング周波数が数 M ∼数十 MHz と いうように周波数範囲が決められているものが多くあ 近は A − D コンバータ IC に内蔵されていますが，かつ ては外付けで，設計に頭を悩ましたものでした．サン ります． では，得られるメリットは何でしょうか．今回のタ プル＆ホールド・アンプを内蔵した A− D コンバータを サンプリング A − D コンバータと呼ぶ場合もあります． ーゲット回路ブロックを見てください．逐次比較型 A − D コンバータの応用例として FFT アナライザを紹 サンプル＆ホールド・アンプは逐次比較型だけに有 介しています． 効なわけではありません．他の A − D コンバータでも S/N の改善や同時サンプリングに応用できます． FFT アナライザを使った方は分かるかと思います が，周波数レンジがたくさんあります．例えば， 今回は，逐次比較型 A − D コンバータのしくみにつ いて説明した後，サンプル＆ホールド・アンプの効果 1 Hz ∼ 100 kHz，あるいは 1 m ∼ 10 kHz などです． この間をさらに細かく（1/3/5）分割できます．これら を実験を交えて紹介します． 多くの周波数レンジに対応するには，上記の特徴があ 192 2007 年 11 月号 ディジタル信号処理 のための アナログ 回 路 設 計 ここにサンプル＆ホールド・アンプが入る 比較①一番重い8gを天秤に乗せDUT （5g）と比較．天秤皿＞ ビットは‘0’ （おもりは取り去る） DUTだったのでD（MSB） 3 Vin と VDAC を比較する） コンパレータ（ 比較③ 4gの次に重い2gをDUTと比較．天秤皿＞DUT （2gは取り去る） だったのでD1ビットは‘0’ コンパレータの結果により A-D 変換 データを‘1’にするか‘0’にするかを 決定する 天秤皿の重さ［g］ （DUT） 10 8g 5 アナログ 入力 Vin 0 VDAC 逐次比較 DN -1 レジスタ D-A A-D （SAR） コンバータ 変換データ ⋮ ⋮⋮ （DAC） （ ビット） N D0 変換終了 内部クロックの場合 A-D 変換時間は固定 クロック 比較④ 2gの次に重い1gを天秤皿に乗 せ，DUTと比較． 天秤皿＝DUTだった （変換終了） のでD0ビットは‘1’ 6g 4g 5g 比較② 8gの次に重い4gを天秤皿に乗 せ，DUTと比較．天秤皿＜DUTだったの （おもりはそのまま） でD2ビットは‘1’ D3 D2 D1 D0 （MSB） 変 変 換 換 開 ‘0’ ‘1’ ‘0’ ‘1’ 終 始 了 時間 合計＝4g （D2） ＋1g （D0）＝5g DUT （被測定物） バイナリ・ウェイトをもつおもり群 変換開始 天秤 （a）内部ブロック図 （b）変換のしくみ 図 4 − 1 逐次比較型 A − D コンバータの動作原理 る逐次比較型 A − D コンバータがうってつけなのです （他の方式でも同様のことができるが複雑で大変） ． スタ（SAR），クロックの 4 ブロックから構成されてい ます（サンプル＆ホールド・アンプは×の箇所に入る） ． ワンショット・パルスでも動作することを利用して， 信号が入力されるごとに A − D 変換すれば消費電流を クロック内蔵の IC であれば，アナログ信号を入力 するだけで A − D 変換できます． 小さくすることもできます． Z入力チャネル数を簡単に増やせる ● 変換のしくみは天秤を使った計測方法と同じ 逐次比較型 A − D コンバータはマルチプレクサを使 （ b） 逐次比較型 A − D コンバータの動作は，図 4 − 1 って入力チャネル数を簡単に増やせます（安価なシス テムを構築できる）．これは，ワンショットでも動作 のように天秤で重さを量るときの動作によく例えられ ます．分解能が 4 ビットの場合，1 g，2 g，4 g，8 g するため，自由な入力のタイミングで A − D 変換を行 えるからです．詳細は次号以降で紹介します． といったバイナリ・ウエイトを持ったおもりを用意し， 天秤の片方の皿に DUT（被測定物） を乗せます． 逐次比較型 A − D コンバータ IC のなかにはマルチ 例えばこの DUT の重さを 5 g としましょう．変換 プレクサを内蔵しているものも多くありますが，通常 は 4 ∼ 16 チャネル程度です．マルチプレクサを外付 の手順は次のとおりです． ① 最も重いおもり（MSB ；この場合は 8 g）を，もう けすると数十∼ 1000 チャネルまで増やせます． Z 18 ビット以上の分解能では DNL が悪化してしまう 一方の天秤皿に乗せて比較します． この場合は，天秤皿＞ DUT だったので，8 g は取 DNL の詳細は今回解説します．逐次比較型 A − D ビットは‘0’とします． り去り，D3（MSB） コンバータでは高分解能な IC ほど DNL 悪化の傾向が あります．最近では，逐次比較型 A − D コンバータに ② 8 g の次に重い 4 g のおもりを天秤皿に乗せて比較 します．今度は，天秤皿＜ DUT なので，4 g は乗せ もオーバーサンプリング処理を応用して分解能を上げ た製品も登場しはじめました．高分解能の分野ではΔ たままにして D2 ビットを‘1’にします． ③ 4 g の次に重い 2 g のおもりを追加（合計 6 g）して Σ型 A − D コンバータとの競合がしばらくは続くもの と思われます． 比較します．今度は重くなり過ぎ（天秤皿＞ DUT）な ので，2 g のおもりは取り去って D1 ビットを‘0’に します． 逐次比較型 A − D コンバータのしくみ ④ 最後に，一番軽いおもり 1 g を天秤皿に乗せて比 較します．その結果，天秤は平衡したので D0 ビット ● 回路構成 図 4 − 1 に示すように，逐次比較型 A − D コンバータ は‘1’にします．このときのおもりの合計，すなわ ち 5 g が被測定物の重さになります． は，D − A コンバータ，コンパレータ，逐次比較レジ ＊ 2007 年 11 月号 193
© Copyright 2024 ExpyDoc
