AD/DA変換

４
AD変換，DA変換
岐阜大学大学院工学研究科応用情報学専攻
1
標本化
信号x(t)は連続値を取りうる時刻tの関数な
ので，すべての時刻について信号の値を取り
込むためには，無限の処理能力，無限のメモ
リが必要になる．
通常，離散的な時刻での信号の値のみを取
り込み処理する．
信号x(t)から離散的な時刻tでの値を取り出
すことを標本化という．
標本化は，一定間隔毎に行われ，この間隔
は標本間隔，あるいはサンプリング間隔という．
2
標本化
 標本間隔の逆数を標本化周波数，あるいはサンプリン
グ周波数という．
 標本化間隔がτの場合，時刻t=nτ，n=0,±1,±2,・・・で信
号x(t)が標本化される．
xn=x(nτ), n=0,±1,±2,・・・
 xn，n=0,±1,±2,・・・を標本系列という．
 標本化周波数をfs=1/τ(Hz),ωs=2πfs (rad/s)と書くことにす
る．
3
量子化
 ディジタル計算機では，信号の値を実
数，つまり無限の精度で扱うことができ
ない．
 そのため，信号値をN個の整数0,1,・・・，
N-1に変換して計算機に取り込む．
 この操作を量子化といい，Nを量子化
レベルという．
 計算機では，この量子化により得られ
た整数を2進数で表現するので，量子
化レベルNは2のべき乗数2nとなるよう
に選ばれる．
 nを量子化ビット数という．
4
AD変換
 標本化と量子化の両方を施すことをディジタル化，ディ
ジタル化された信号をディジタル信号という．
 もともとの信号x(t)をアナログ信号という．
 アナログ信号からディジタル信号への変換をAD変換
(Analog to Digital Transform)という．
5
AD変換により何が失われる?
 アナログ信号の微小な変化を表現するためには，高
い量子化レベルで量子化しなければならない．
 アナログ信号の素早い変化を表現するためには，高
い標本化周波数で標本化しなければならない．
 量子化については，量子化レベルを増やすことによっ
て，アナログ信号を表現する精度が高くなる．
 標本化については，ある一定の条件で標本化すれば，
元のアナログ信号の情報が失われない．
6
標本化信号
 時刻t=nτについては値x(t)をとり，それ以外の時刻では
値ゼロをとる信号を標本化信号，あるいは離散時間信
号という．
 x(n ), n  Z　
x (t )  
others
 0, 連続な時刻tに対して定義さ
れている．
ただし，Z={0，±1，±2，・・・}
は整数から成る集合．
7
標本化信号

 標本化信号 x  ( t ) は，x(t) と間隔 τ のインパルス列信号
  ( t ) の積

x (t )  x(t ) (t )
で表現できる．
 この間隔 τ のインパルス列信号   ( t ) のフーリェ変換は，
ωS ωs (ω) になり周波数軸でもインパルス列になる．
8
標本化信号のフーリェ変換


 信号x(t)，標本化信号 x (t ) のフーリェ変換をそれぞれX(ω)，X  (ω)
とする．
 標本化信号のフーリェ変換は，

X (ω)  X (ω) ωS (ω)
であり，インパルス列信号は，
ωS (ω) 
∞
∑(ω-ω n)
S
n ∞
と表わされるので，これを上式に代入すると，
∞

X (ω)  X (ω) 
∑ (ω-ω n)
S
n∞
∞
 ∑X(ω-ωS n)
となる．
n∞
9
標本化信号のフーリェ変換


 標本化信号 x (t) のフーリェ変換 X (ω)は，元のアナログ信号
x(t)のフーリェ変換X(ω)をωsづつずらして加えたものである．
10
エイリアジング
 元のアナログ信号の周波数帯域がωmaxであると，これが
サンプリング角周波数ωs=2π/τの1/2より小さければ標本


化信号x τ ( t )のスペクトルX τ (ω) のスペクトルの重なりは
生じない．
 ω max  ωS /2 であると，スペクトルの重なりが生じるため，
における周波数ωの成分と周波数 ω  nωS , n ∈Z の成
分が融合し，これらを区別できなくなる．
→エイリアジング

 エイリアジングが生じると標本化信号x τ ( t )から元のアナ
ログ信号x(t)を復元できない．
11
標本化定理

 ωmax<ωs/2である場合には，標本化信号のスペクトル X τ (ω)１から
(-ωs/，ωs/2)の部分を取り出すことにより元のアナログ信号を完全
に復元できる．
→標本化定理，あるいはサンプリング定理
標本化周波数fsあるいは
標本化角周波数ωsの1/2
の周波数をナイキスト周
波数という．
12
標本化定理，エイリアジングの例
 周波数8kHzの余弦波をアナログ信号x(t)とする場合
 左図に波形，右図にスペクトルを示す．
 標本化周波数10kHzで標本化したとき，左図の黒丸となる．ま
た，その時のスペクトルを右図に示す．
13
標本化定理，エイリアジングの例
 fmax=8(kHz)に対して，標本化周波数fs=10(kHz)で，明ら
かにエイリアジングを生じる．
 2kHzの余弦波と解釈される．
 8kHzの余弦波を標本化するためには，その周波数の2
倍である16kHzを超える標本化周波数で標本化しなくて
はならない．
 エイリアジングを避けるため，元のアナログ信号を低域
通過フィルタ(LPF)により帯域制限する必要がある．
→アンチエイリアジングフィルタ
14
ディジタルオーディオのための標本化
 ヒトの可聴域は20kHz程度であるため，生の音楽を最大
周波数fmax=20(kHz)となるように帯域制限する．
 帯域制限された音楽の最大周波数fmaxの2倍である
40kHzを超える周波数で標本化すれば，エイリアジング
を起こさない．
 実際には，余裕を持たせてCDではfs=44.1(kHz)，DVD
では，fs=48(kHz)で標本化している．
15
DA変換
DA変換とは？
デジタル信号をアナログ信号に復元すること．
DAC(DA converter)
DA変換を実現するハードウェア(電子回路)のこと．
16
DACの種類
 DACは2種類に大別される．
 ラダー抵抗を利用したもの
 パルス密度変調(Pulse Density Modulation;PDM)，パルス幅変
調(Pulse Width Modulation;PWM)を利用したもの
17
ラダー抵抗を利用したDAC
ラダー抵抗
接点Aから左を見たときの抵抗値は，2Rである．
接点Bから左を見たときの抵抗値も，2Rである．
すべての接点において，左を見ても右を見ても抵抗
値は2Rである．
18
ラダー抵抗を利用したDAC
 Nビットラダー抵抗回路
 ディジタル入力に0から2N－1の整数が2進数で入力される．
 DN-1が最上位ビット(MSB)，D0が最下位ビットである．
 各ビットはスイッチによって制御され，“1”となった場合，Vrefに
切り替わり，“0”となった場合，グランドレベル(0V)となる．
19
ラダー抵抗を利用したDAC
ビットDkだけが“1”で，他のビットが“0”の場合．
接点Cから左を見ても右を見ても2Rである．
接点Cを基準にみると，
右図のような分圧回路となる．
接点Cの電圧はVref/3となる．
20
ラダー抵抗を利用したDAC
接点Cの一つ右の接点では，1/2に分圧される．
最も右の接点Eまで順に分圧され，Vref/(3・2N-k)となる．
21
ラダー抵抗を利用したDAC
 任意のディジタル入力の場合：
 重ね合わせの理より，最も右の接点E，つまり，オペアンプによ
る電圧バッファ回路の出力Vsは，
Vref
Vs 
N
3 2
N -1
∑2
k
Dk
k 0
 ディジタル信号の値をその値に比例した電圧のアナログ
値に変換することができる．
22
ラダー抵抗を利用したDAC
 ディジタル値をアナログ値に変換した後は，標本点ごと
に各標本点の値をもつ標本化信号を生成し，基本スペ
クトル区間(-ωs/2，ωs/2)を取り出せばよい．
 しかし，厳密な意味でのインパルスを生成するのは難し
いため，標本点の値をホールドしたステップ信号，
x(t)=xn，(n-1/2)τ≦t≦(n+1/2)τ
で代用する．
23
ステップ信号を用いた場合
 基本スペクトル区間(-ωs/2，ωs/2)を取り出したとしても，
厳密には元のアナログ信号x(t)とはならない．
24
PWMを利用したDAC
 ディジタル回路のみで実現可能なもっとも簡単なDACで
ある．
 PWM信号の作り方
1. 鋸波や三角波状のキャリア信
号を作成する．
2. DA変換したいディジタル信号
とキャリア信号を比較する．

ディジタル信号の方が大きい場
合，”high”レベルの電圧を生成
し，小さい場合，”low”レベルの
電圧が生成される．
→パルス幅モジュレーション
(Pulse Width Modulation)
25
PWMを利用したDAC
 ディジタル信号とアナログ信号を比較するために最低限
必要な時間間隔(τcy)毎に行われる．
τcyの逆数を命令サイクルfcyと呼ぶ．
キャリア信号の1周期をτc，周波数をfcとする．
“high”となる電圧の幅はτc/τcy(=fcy/fc)段階に調整でき
る．
→fcy/fcを量子化レベルという．
26
PWMを利用したDAC
 量子化レベルは，2Nとなるように選択される．
→整数Nを量子化ビット数という．
 量子化レベルが大きいほど，振幅の微小な変化を表現
できる．
 量子化レベルを大きくするには，キャリア周波数を小さく
せざるを得ない(fcy/fc=2Nの関係より)
 キャリア周波数を小さくすると，信号の急激な時間変化
を表現することができなくなる．
27
PWMを利用したDACの例
 命令サイクルfcy=24MHzで，10kHzの正弦波をDA変換
する．
 N=8の場合(fc=約93.75kHz)
PWMノイズ
28
PWMを利用したDACの例
 N=5の場合(fc=約750kHz)
PWMノイズは，遠ざ
かっている．
振幅を正確に表現できて
いない．
29
PWMを利用したDACの例
 N=9の場合(fc=46.875kHz)
PWMノイズと原信号が
かぶっている．
 ひずみは，高い周波数に現れるが，キャリア周波数が低くなるにつれ，ひ
ずみも低い周波数に現れる．
 キャリア周波数は，目的とする信号の最大周波数の10倍程度以上であるこ
とが望ましい．
30
AD変換
AD変換とは？
アナログ信号をデジタル信号に変換すること．
ADC(AD converter)
AD変換を実現するハードウェア(電子回路)のこと．
電圧が変化している入力信号x(t)を一定の標本間隔
毎に，標本化して量子化し，最終的に2進数に変換す
る．
31
ADコンバータ
一般的に使われるADCの種類
逐次比較型 (SAR)
フラッシュ型
パイプライン型
ΣΔ型
32
分解能と変換速度
 分解能と変換速度は，トレードオフの関係にある．
 高分解能化に適した方式では高速化は難しく，高速化
に特化した方式では高分解能化は難しい．
33
逐次比較型（SAR）
処理の流れは，二進数を求める際のプロセスに似ている．
 11を4ビットの二進数で表現する例
11≧23 なので，D3(MSB)ビットを1．
11＜23D3+22=12 なので，D2=0．
11≧23D3+22D2+21=10 なので，D1=1．
11≧23D3+22D2+21D1+21=11 なので，D0=1．
11の2進数は，(D3,D2,D1,D0)=1011(2)となる．
解像度を上げながら，AD変換したい数値と逐次比較し
ながら，上位ビットから下位ビットを順番に決定していく．
34
逐次比較型（SAR）の原理
0～15(V)の間で変化する入力電圧VinをAD変換する．
4ビット逐次比較型ADCの処理の流れ
1．逐次比較レジスタの値を
B3=B2=B1= B0=0に初期化する．
2．k=3，2，1，0について順に3.の処
理を行う．
3．Vc=23B3+22B2+21B1+20B0 とVin
を比較し，Vin≧VcならばBk=1とす
る．
4．AD変換値をDk=Bk，k=0，1，2，3
として出力する．
35
逐次比較型（SAR）の特徴
 Vcの算出は，ラダー抵抗によるDACが行う．
 DACの性能がAD変換の精度を左右する．
 DA変換の精度は高くても18bitなので，逐次比較型ADCの精
度も18bitが限度である．
 逐次比較を行うため，量子化ビット数に比例した処理時間が必
要となるため，サンプリング周波数は4MHzが上限である．
36
フラッシュ型
原理としては，もっともシン
プルなADCである．
想定される入力電圧Vinの
上限をVrefとし，抵抗による分
圧回路を用いて2N等分され
ている．
37
フラッシュ型の原理
 kVref/(2N)，k=1，2，・・・，2N-1
である参照電圧を得る．
 参照電圧とAD変換したい入
力電圧Vinを同時に比較する．
 Vin≧kVref/(2N)を満たす最大の
整数kが見つかる．
 バイナリ・エンコーダによって，
kを二進数に変換する．
38
フラッシュ型の特徴
 コンパレータ，ラッチは，量子化ビット数Nに対し，2N-1組
必要となる．
 原理はシンプルであるが，大規模な回路が必要になる．
 量子化ビット数は，N=8が上限である．
 瞬時にAD変換を終わらせることができ，サンプリング周
波数はfs=1.5GHz程度まで可能である．
（もっとも高速なADCである）
39
パイプライン型
逐次比較型ADCは，量子化
ビット数を高くすると変換に
ビット数分の時間がかかる．
2ビット程度のフラッシュ型
ADCをパイプラインに接続す
ることによって，高速化を実
現する．
40
パイプライン型の原理（ステージ1）
ステージ1
2ビットフラッシュ型ADCによ
り，0，16，32，48のいずれか
に量子化される．
→上位2ビットのビットの値
になる．
この値をDA変換し，元の入
力値との差をとる．
→この差分値が2ビットADC
で表現しきれなかった残りの
値として，次のステージに送
られる．
41
パイプライン型の原理（ステージ2, 3）
ステージ2
ステージ1から送られてきた値
を4倍する．
ステージ1で行った処理と同
様の処理を行う．
→上位3～4ビットがビットの値
になる．
ステージ3
入力された値を4倍し，量子化
する．
→下位2ビットがビットの値にな
る．
42
パイプライン型の特徴
 3クロック分の処理時間が必要になる．
 時刻tの入力信号がステージ1の処理を済まし，ステージ
2に送られると，ステージ1が空くので，次の時刻t+τでの
入力信号の処理を行うことができる．
 時刻tの入力信号がステージ3で処理されているとき，ス
テージ2では時刻t+τを処理し，ステージ1ではt+2τを処理
する．
 1クロック当たりに，1サンプルのAD変換を可能である．
43
パイプライン型の使用
 1つのステージで2ビットのAD変換を行ったが，理論上，フラッシュ
型ADCで実現可能なビット数まで上げることができる．
 実際のパイプライン型ADCは精度を上げるため，ステージ2以降
の利得を2倍とし，1ビットづつオーバーラップさせビットを確定させ
る．
44
ΣΔ 型
 より高い分解能を実現することを目的に開発された．
 ΣΔ 型ADCは，
1.
2.
サンプル＆ホールドされたアナログ入力をその値に比例した密度のビッ
ト・ストリームに変換する部分
得られたビット・ストリームをディジタル回路により密度に比例した数値に
変換する部分
に分けられる．
45
∑Δ 型の前段部分
 1ビットADCは，入力がVref以上なら1，Vref未満なら0を出
力する．
 1ビットDACは，入力が1ならアナログ値Vmax，0ならば，ア
ナログ値0を出力する．
46
∑Δ 型の前段部分
ブロック図を書きなおすと，
Vin≦Vmaxである必
要があるが，
Vmax，Vrefは，任意
の値で良い．
47
∑Δ 型の後段部分
 Vinの電圧値が，Voutにおける“1”の密度に変換された．
→後段のディジタル回路により，Voutの“1”の密度をカウントす
ることにより， Vinのディジタル値を得ることができる．
48
∑Δ 型の特徴
 Voutは，周期性をもつ．
 Vin/Vmaxをもっとも簡単な有理数で表現した際の分母の整数が繰
り返しの周期に一致する．
 Vin/Vmaxを1/2Nの分解能で量子化するためには，2Nクロック分の
時間がかかる．
 時間さえかければ，いくらでも精度よく量子化することができる．
 サンプリング周波数は，クロック周波数をfcyとして，fcy/2Nとなるの
で，一般的には高速化は難しい．
49

Download Report