3 次元構造インダクタと底面配置回路を用いた484-mm2 21-GHz LC-VCO ○村上塁, 岡田健一, 松澤昭東京工業大学大学院理工学研究科電子物理工学専攻 2010/09/17 Matsuzawa Matsuzawa Lab. & of Okada Lab. Tokyo Institute Technology Contents 1 ・研究背景・インダクタの小型化・底面配置構造・測定結果・まとめ 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 2 15 15 Clock 10 10 5 Ring-VCO 0 31.6x LC-VCO 2007 2010 2013 2016 5 0 2019 Year 2022 6s Jitter/Clock [%] Clock [GHz] 研究背景 [1] 微細化に伴う電源電圧の低下→Ringの雑音劣化 RingをLCに置き換える必要がある [1] 佐藤高洋, 電子情報通信学会ソサエティ大会 2009 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology リング発振器とLC発振器 Ring Bad Large 3 LC Noise Power cons. Good Small inductor Large core @high freq. Very small Area Ringと比較してLCは面積が大きい受動素子が支配的 LC-VCOの小型化を検討する • まず受動素子、特にインダクタの小型化を検討 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 発振周波数発振周波数  4 1 2 LC 周波数が高いほうが必要なLが少なく小さいインダクタで構成できる 20GHz以上の高周波になると表皮効果の影響でQ値劣化 雑音劣化、消費電力増加面積と雑音特性を考慮し20GHzのLC-VCOを検討 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology インダクタ構造 5 面積 100mm Mono-layer RS LS @20GHz 1/60 15mm Stacked-spiral LS [nH] RS [Ohm] CL [fF] Q Stacked-spiral 1.16 CL 2010/09/17 Mono-layer 51.7 9.76 2.82 0.51 4.19 18.6 15.5 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 回路のインダクタ底面配置 6 超小型インダクタを用いた場合、インダクタの面積と能動素子の占める面積が同程度になるインダクタ底面に回路を配置することで面積を半減インダクタと回路配線間で磁界結合が起きやすい 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 磁界結合 7 磁界結合によるインダクタンスとQ値の劣化が問題平行配線電流ループ磁界結合を極力抑える 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 結合低減のためのレイアウト 8 インダクタと回路に流れる電流方向を直交させることで磁界結合を低減 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 配線の影響 9 HFSSを用いて配線モデルを作成しインダクタの LS および Q に与える影響をシミュレーション @20GHz LS [nH] Inductor only 1.16 With lines 2010/09/17 1.14 Q 2.82 LS,Q 5%劣化 2.67 FoM換算で0.4dB R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology Chip Micrograph 10 Output Buffer 22mm VCO core 22mm 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology Measurement Result   f FoMA   {f }  20log o  f  11 VDD 0.6V Freq. 21GHz power consumption 1.92mW PN[dBc/Hz] -89.4@1MHz -110@10MHz Tech. 65nm FoMA [dBc/Hz] 206   PDC    Area    10log  10 log   2  [2]  1mm   1mW    [2]Shih-An Yu, et al., IEEE TCAS-II 2009 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology Performance Summary 12 This Work [3] [4] [5] Area [mm2] 484 2597 2400 290000 Power [mW] 1.92 2.8 9.8 0.16 PN -110@10MHz -103@1MHz Freq. 21GHz VDD [V] 0.6 Tech. [nm] 5GHz （20GHz/4） -101@600kHz -109@1MHz 0.9GHz 4.5GHz 1 3.3 0.3 65 90 350 180 FoMA 206 199 182 195 Type LC(3D-inductor) LC(3D-inductor) +Div. Ring LC [3]A.Tanabe, et al., RFIC 2009 [4]I.Hwang, et al., JSSC 2004 [5]K.Okada, et al., VLSIC 2009 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology Summary 13 • A very compact LC-VCO with a stacked-spiral inductor and the corecircuit being placed under the inductor is proposed. • This VCO achieves a chip area of 484mm2 and FoMA of 206dBc/Hz. 2010/09/17 R.Murakami, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology