Document

CBCM法を用い、0.001fF分解能、
浮遊容量分離型、400個の容量TEG
マトリクス・テスト・ストラクチャの提案
東京工業大学大学院理工学研究科
電子物理工学専攻
菅原 光俊、盛 健次、角川 佳弘 、松澤 昭
2013/1/21
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
Matsuzawa
Matsuzawa
Lab.
Lab.
Technology
400個の容量TEGマトリクス・テスト・ストラクチャの提案 Tokyo Institute& ofOkada
1
目次
2
1. 容量TEG設計の背景
2. 従来のCBCM法
3. 提案する回路とレイアウト
4. 実測結果
5. その他のリファレンス
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
容量TEG設計の背景
3
• 今般、下記2種の容量のキャラクタライジングが必要
– 配線間櫛形容量(MOM容量)の詳細(DAC,ADCの高精度
設計のため)
– MOSトランジスタのゲート容量の再評価(新モデル化のため)
• マトリクス状にたくさん容量を作り、少ないピンで正しく評
価するための工夫が必要
–
–
–
–
–
2013/1/21
CBCM法採用
100種類以上の容量を測ってみたい
1fF以下の分解能で測りたい
被測定容量自体の浮遊容量を分離して求めたい
非線形容量測定に100mV振幅で測りたい
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
4
従来のCBCM法
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
Charge Based Bapacitance Measurement
• 基本技術のCBCM法
J.C.Chen,et al: “An On-Chip, Attofarad Interconnect ChargeBased Capacitance Measurement (CBCM) Technique, IEDM
1996
– 被測定容量をまず放電
– 次にVDDまで充電する。
VDDからQ=Cx・VDD
の電荷が注入される。
– これを1秒間にf回繰り
レプリカ
返すと、充電電流Iは
I=Q/1秒=Cx・VDD・f
∴Cx=I/(VDD・f)
– 容量無し(No Cap)の
レプリカを作り、浮遊容量
を相殺する
– 貫通電流防止。Break before make
2013/1/21
5
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
次に充電
被測定容量
Cx
まず放電
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
CBCM法の利点と欠点
6
• 利点
–
–
–
–
電流波形に依らず、その積分値=総電荷のみ必要
放電後、充電後には電流が流れないので、ケルビン接続不要
測定系の浮遊容量はキャンセルできる
1fF程度まで測れる
• 欠点
– 端子数が多い
– インバータ構成で、VDD>>VTが必要。100mVでは測れない
• 対策
– マトリクス状に並べ、被測定容量のみをCVCM法で測る。
非測定容量にはパルスを加えない
– 回路工夫で100mVで動作させる
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
7
提案する回路とレイアウト
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
提案するユニット回路
• 充放電は
8
A Vc
レプリカ
VDD
– 上下とも3.3V Vc=0.1~2V xsel
ysel
Nchスイッチ。ゲー
VDD=3.3V
トは3.3Vドライブ
– 両端電位VDD Vcom=-1~2V GND
ck
com
=0~2.5Vで、ス
Vsub=-1~2V sub
イッチのon/off可
delay
delay
(x+1)sel
ysel
P1 P2
Cx
• 座標xsel,yselの交点のユニットのみ、クロックをアクティベート
– 貫通電流を避けるBreak before makeのためのロジック挿入
• 容量の他端は
– 任意バイアスを掛けるなら、共通のcom端子へ
– 他端がsubstrateの容量のみsub端子へ。
• VDD及びGND,com,sub間は出来るだけ容量を付加
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
ユニット回路のレイアウト
• 50μm□の被測定
容量+レプリカ用エリア
• 逆L字型
10μm
P1
– 上辺にロジックとス
イッチを配置
– 層ごとにVDD,
GND,com,subを
割り当て
P2
ここに被測定容量と
レプリカの両方を置く
5μm
2013/1/21
9
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
50μm
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
50μm
容量アレーの形状
10
• 1列ごとにユニットを
対称に配置
– 最大
50μm×100μmの
「被測定容量+レプリ
カ」のエリアが可能
– 4つの独立したアドレ
スをもつxselで制御
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
10um
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
容量アレーの形状
11
• ユニットを20行×20
列配置
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
容量アレーの形状
12
• パッド・リングを付け
て、四方へ引き出
している。
• ダイサイズは2mm□
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
被測定容量の浮遊容量の分離法の提案
13
A Vc
VDD
• MOMの場合、
xsel
ysel
被測定容量Cxの
P1 Cx P2
両端に浮遊容量
Cy Cz
Cy,Czが付く
GND
ck
com
• 2ユニットを使い図
sub
のように接続
1. まず左のxsel,yselを選択
• 非セレクトのユニット
Cx + Cy を測定
は、GND側のス
2. 次に右の(x+1)sel,yselを選択
イッチがオン
Cx + Cz を測定
Vc=0.1~2V
delay
delay
(x+1)sel
ysel
VDD=3.3V
Vcom=-1~2V
Vsub=-1~2V
• (レプリカはこの隣に置 3. 次に左右xsel,(x+1)sel,yselを選択
き、測定系の浮遊容
Cy + Cz を測定(Cxの両端は同電位で無視)
量を相殺)
4. 連立方程式を解きCx,Cy,Czを求める
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
被測定容量エリアの使い方の例
adr1 adr2
Meas Meas
Meas
x
x
x
wires
wires
com
DUT2 DUT3
DUT1
com
floating capacitors
com
Meas Meas
x
x
com
com
DUT4
DUT5
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
wires
wires
sub
DUT5
Meas Meas
x
x
sub
DUT6
Meas
x
wires
Meas
replica5
Meas
0.1Vpp adr17 adr18 adr19 adr20
x
replica4
Meas
x
Meas
wires
Meas
x
replica3
Meas
adr9 adr10 adr11 adr12
wires
Meas
x
1Vpp
replica2
1Vpp adr7 adr8
adr15 adr16
2013/1/21
Meas
x
adr3 adr4
replica1
1Vpp
wires
• 50μm×100μmエリ
アに、4アドレス付の
4容量計測点があ
る
• レプリカを含め、任
意に割り当て可能
14
DUT7
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
sub
15
実測結果
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
実測結果: MOM容量とフィンガ本数
• T社90nm標準
CMOSプロセスで試
作
• 結論
– 0.001fF=1aFの分
解能があることが
確かめられた
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
16
実測結果: 単位MOM容量のばらつき
17
• 100個の単位MOM容
量(シールド無)の実測値
の分布とペリグラム
単位MOM容量
n=100
平均=6.327fF
σ=0.032fF
– 配線層間容量(MIM
容量)のσよりやや大
きいが、設計でマネージ
出来るレベル
0.6
MOM
M IM
D ispersion [%]
0.5
0.4
0.3
0.2
0.1
0
0
2013/1/21
0.1
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
0.2
0.3
1/C 0.5[f
F -0.5]
0.4
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
0.5
実測結果: MOM容量の長さ依存性
18
• 右図の各種容量を試作
– フィンガ長5umの配線層櫛
形横方向単位容量(単位
MOM容量)1個(約5fF)
– フィンガ長を0と2.5umも
– シールド(右図の灰色)有無
2.5um
5um
• 結論(浮遊容量分離後)
– 多少のオフセットはあるが、
MOMのフィンガ長と容量は
1次式の関係にあること
が実証された
– シールド無しだと約1fFのフリ
ンジ容量がある
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
19
その他のリファレンス
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
被測定容量へ100mV振幅印加技術
• 2002年に、上下Pch
MOSスイッチを使って、
Vcap-Vo=100mVを
実現した例。(V1,V2
はVoより負)
• 2008年に上下Nch
MOSスイッチを使った
例もあった
20
B.Sell, et al: “Charge-Based Capacitance Measurements
(CBCM) on MOS Devices ” IEEE Tran. Devices & Materials
Reliability, Vol 2, No 1, 2002
レプリカ
T.Sutory, et al: “C-V CHARACTERIZATION OF NONLINEAR
CAPACITORS USING CBCM METHOD” International
Conference Mixed Design, 21-23, 2007
レプリカ
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
容量マトリクス切替技術1
• x,y,z座標で選択された容量の
みクロックを供給
• リーク対策は
21
S.Ohkawa, et al: “Analysis and Characterization of Device
Variations in an LSI Chip Using an Integrated Device
Matrix Array” IEEE Tran Semiconductor Manufacturing, Vol
17, No 2, 2004
– バンク切替用にPchスイッチを2個
直列挿入
– VDをVDDよりやや下げる
• インバータ型スイッチを採用
• クロック・ノイズ対策
なお我々は、
– 逆にVDD側をまとめてメッシュ構造と
し、引出インピーダンスを下げ、測定周
波数を高め、かつVDD側の容量を
大きくし電流平均化対応
– リークは、レプリカ分を差し引き、相殺
– クロックノイズは、秒オーダの平均で対応
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
容量マトリクス切替技術2
• ケルビン接続を採用
• インバータ型スイッチのた
め、複雑な電源系で、
小振幅を実現
22
K.Tsuji, et al: “Measurement of MOSFET C-V Curve Variation
Using CBCM Method” IEEE International Conference on
Microelectronic Test Structures Conference, P81-P84, 2009
なお、我々は、
– 放電後、充電後には電
流が流れないので、
ケルビン接続は不要と結論
づけた。
– 両サイドNchスイッチで、簡
単な電源系を実現
2013/1/21
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
レプリカ
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology
複数ch動作同時動作で容量測定
• 配線間浮遊容量測
定のため、複数の信
号源によるCBCMと
、連立方程式での解
法
B.Froment, et al: “Ultra Low capacitance measurements in
multilevel metallization CMOS by using a built-in Electron
-meter” 14thInternationa Electron Device Meeting, 37.2, 1999
我々は、被測定容量の浮
遊容量を分離する際に、
n=2に相当する処理をし
ているとも言える
2013/1/21
23
CBCM法を用い、0.001fF分解能、浮遊容量分離型、
400個の容量TEGマトリクス・テスト・ストラクチャの提案
Matsuzawa
Matsuzawa
Lab.
& Okada
Lab.
Tokyo Institute
of Technology