ダブルテールラッチ型コンパレータと プリアンプを用いたコンパレータの 性能比較 ○浦野 達也*, 浅田 友輔**, 宮原 正也**, 岡田 健一**, 松澤 昭** *東京工業大学工学部電気電子工学科 **東京工業大学大学院理工学研究科 Matsuzawa Matsuzawa Lab. & of Okada Lab. Tokyo Institute Technology 発表内容 • • • • • 2 研究背景 コンパレータの動作 設計方針 シミュレーション結果 結論 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 近年のADCの性能 3 FoM Power 2 ENOB f s ENOB :有効ビット f s :サンプリング 周波数 近年、ADCの高速化、低消費電力化が求められている 今回はflash型ADCを想定している 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 二つのコンパレータの回路図 [1] 4 [2] [1] D. Schinkel, et al., Dig. Tech. of ISSCC, Feb. 2007. [2] M. Choi and A. Abidi, IEEE JSSC, vol. 36, no. 12, 2001. 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology ダブルテール型（Reset） 5 Reset mode VDD ノードDiはともにVDDになり、Voutは ともにGNDに落ちている CLKB Vout+ VoutCLK Low CLK High CLK Low CLK Di- VDD Di+ CLK Vin+ CLK 2015/10/1 Di Vin- Vout T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology ダブルテール型 (Regeneration) Regeneration mode VDD ノードDiの電荷を引き抜くスピードの 違いにより出力が決まる CLKB Vout+ Vout- Vin+ > Vin- CLK Low CLK High CLK Low CLK Di+ VDD Di- CLK Vin+ CLK 2015/10/1 6 Vin- Di+ DiVout+ Vout- T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology プリアンプ型 (Reset) Reset mode VDD CLK Vout- 7 GNDへのパスが切れて、Voutはと もにVDDに引き上げられる CLK Vout+ CLK Low CLK CLK High CLK Low CLK VDD Vin+ Vin- Vout Vbn 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology プリアンプ型 (Regeneration) VDD CLK Vout- 8 Regeneration mode CLK Vout+ プリアンプで増幅された信号を後段の ラッチ部で比較する。 Vin+ > VinCLK Low CLK CLK Low CLK VDD Vin+ CLK High Vin- Vout+ Vout- Vbn 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 入力段のステージの比較 ダブルテール型 VDD 9 • クロックで動作（貫通電流なし） CLK Vin+ 動作周波数が高ければ 消費電力も上がる Vin- CLK プリアンプ型 • 貫通電流あり VDD Vin+ Vin- 動作周波数が高くても 消費電力は上がらない Vbn 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 設計方針 (プリアンプ型) 10 • オフセットのs値を最小化するようにTrのサイズを決定 ばらつきを持たせた部位 Voffset(s)[mV] 2015/10/1 M1,M2 17.1 M3,M4 1.84 M5,M6 1.79 M7,M8,M9 0.29 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology オフセットキャンセル 11 プリアンプを使用することによりラッチ部のオフセットが 次式のように見える Vin_os Vosl Vos_amp A Vin_os ：入力から見たオフセット Vosl ：ラッチ部のオフセット Vos_amp ：プリアンプのオフセット A ：アンプのゲイン また、プリアンプのオフセットには補償技術[3]を用 いている [3] Y. Shimizu, et al., Dig. Tech. of ISSCC, 2008. 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 設計方針 (ダブルテール型) 12 バラつきを持たせた部位 Voffset(s)[mV] 入力段のみ ラッチ部のみ 15.58 4.28 入力段 入力差動対のみ 15.51 入力段 入力差動対以外 1.68 入力差動対 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 消費電力の比較結果 13 s=21.5mV VDD=1.2V CMOS90nmプロセス 動作周波数をあげるとプリアンプ型のほうが低消費電力を実現 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 各部位の消費電力の比較 14 • 入力段の動作の違いにより、全体の消費電力の増加率 が決まっている • 入力段の消費電力は3.5GHzあたりで同等になる 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology 結論 15 • 二つのコンパレータのオフセットのs値を同程 度にしたとき周波数を変化させて比較し、あ る周波数より高周波の点ではプリアンプ型の 方が低消費電力を実現できる可能性がある ことを示した。 • ラッチスピード、ノイズの影響に関しては今後 検討していく必要がある。 2015/10/1 T.Urano, Tokyo Tech Matsuzawa Matsuzawa Lab. & Okada Lab. Tokyo Institute of Technology
© Copyright 2024 ExpyDoc
