Institut f¨ ur Integrierte Systeme Integrated Systems Laboratory IC Design Projekt als Semesterarbeit? 27. M¨arz 2015 Eingeschriebenen Studenten der Lehrveranstaltung “VLSI I...III: Architektur, Entwurf, Test und Fabrikation von hochintegrierten Schaltungen” bietet das Institut f¨ur Integrierte Systeme (IIS) Gelegenheit im Rahmen einer Semesterarbeit im 7. Sem. einen Chip nach eigenen Vorstellungen zu entwerfen, der dann auch wirklich fabriziert wird. Dabei gibt es vier verschiedene Wege zu einem Thema zu gelangen um von diesem attraktiven und praxisorientierten Angebot Gebrauch zu machen: A Eine eigene Idee existiert bereits: 1. M¨oglichst fr¨uhzeitig die Assistentenberatung1 in Anspruch nehmen zwecks Abkl¨arung der Realisierungsm¨oglichkeiten und eventuell notwendiger Anpassungen. 2. Das beigef¨ugte Formular IC Design Vorschlag: Semesterarbeit im WS ausf¨ullen. B Eine eigene Idee muss zuerst erarbeitet werden: 1. Zwei, drei Interessensgebiete bestimmen, mit den Assistenten1 den Stand der Technik diskutieren und gemeinsam nach interessanten L¨ucken oder Erg¨anzungen suchen. 2. Den Vorschlag ausarbeiten. 3. Nun kann das Vorgehen demjenigen von Variante A folgen. C Ein Projekt aus den Forschungsgebieten des IIS wird gew¨unscht: 1. Vom beigef¨ugten Formular IC Design Vorschlag: Semesterarbeit im WS die Punkte 1, 2 und 7 ausf¨ullen mit dem Vermerk: Projekt des IIS wird gew¨unscht. oder: 2. Aus den institutsinternen Listen2 f¨ur Semester- und Diplomarbeiten das gew¨unschte Projekt oder Gebiet ausw¨ahlen und mit dem Assistenten1 Kontakt aufnehmen. D Ein Vorschlag eines anderen Institutes oder aus der Industrie soll realisiert werden: Ideen oder Vorschl¨age von Projekten, die aus der Industrie oder von anderen Instituten stammen, sind selbstverst¨andlich immer willkommen. Die Ausarbeitung zu einem konkreten Designprojekt kann (wenn m¨oglich unter Einbezug des ausw¨artigen Partners) je nach Stand der Spezifikation der Variante A folgen. 1 Eine 2 Auf Liste der Assistenten befindet sich auf dem Web unter http://www.iis.ee.ethz.ch/˜sada/SADA/assistlistIC.html dem Web unter http://iis-projects.ee.ethz.ch Technische Gegebenheiten f¨ur Studentenprojekte in VLSI Design Stand M¨arz 2015 Schaltungstechnik in aller Regel digital CMOS (analog CMOS und BiCMOS in Spezialf¨allen) Zieltechnologie UMC Taiwan L65 - 65 nm 1P8M (eine Polylage plus sechs Metalllagen) Speisespannung core: 1.2 V, I/O: max. 2.5 V Taktfrequenzen typ. 32 kHz...800 MHz Chipgr¨osse Aussenabmessungen max. 1.2mm x 1.2mm Komplexit¨at Standard etwa 750’000 GE Anzahl Pins max. 36 Signal Pins Geh¨ause QFN40, andere nur nach Absprache Fabrikationstiefe full-custom Entwurfstechnik grossmehrheitlich zellbasiert, Handlayout m¨oglich On-chip Speicher verschiedene RAM/ROM Macrobl¨ocke stehen zur Verf¨ugung: m¨oglich sind einige kBit bis zu etwa 1 MBit CAE/CAD Werkzeuge Modelsim, Synopsys und Cadence Schaltungssynthese ausgehend von VHDL oder SystemVerilog, Realisierung mit Standardzellen Zellbibliotheken Faraday Technology Corporation IC-Tester Advantest V93000 Anzahl Testvektoren 4M Takfrequenz max. 800 MHz (Highspeed Kan¨ale: 4 GHz) Fabrikationskosten ca. CHF 6200.- pro Design (wird von der ETH getragen) Weitere Informationen http://eda.ee.ethz.ch/index.php/Design proposal IC Design Vorschlag: Semesterarbeit im WS == Bitte bis 13. Mai 2015, 24:00 Uhr (CET) bei Michael Schaffner oder bei Norbert Felber abgeben == Studenten, die einen Projektvorschlag des IIS w¨ahlen m¨ochten, brauchen nur die Punkte 1, 2 (sofern bereits bekannt), 3 und 7 auszuf¨ullen. 1 Design-Team: 1. Student 2. Student Namen email-Adresse Departement Studien-Adresse Tel. Nr. Heim-Adresse Tel. Nr. 2 Projekt-Titel: 3 Vorbesprechungen Vorbesprechungen haben mit folgenden Assistenten stattgefunden: (3. Student) 4 Kurzbeschreibung (Blockschaltbild des Chips in seiner Umgebung inkl. externe Bauteile/Interfaces/..., Sinn und Zweck der Schaltung, Funktionsweise, Einsatzgebiet, ...) 5 Block-Schaltbild des Chips (Hauptbl¨ocke des Designs, Datenpfade, Wortbreiten, Clockdomains, Interfaces, ...) 6 Informationen zum Schaltungsumfang (ausf¨ullen soweit zum jetzigen Zeitpunkt absch¨atzbar) Anzahl Signal Pins On-Chip ROMs (Gr¨osse) On-Chip RAMs (Gr¨osse) Anzahl FFs Taktung: Anzahl Clockdomains Clockfrequenz 7 Theorie (Literaturhinweise, Datenbl¨atter a¨ hnlicher Schaltungen, ...) 8 Fragen Ist ein Software Modell f¨ur das Verhalten der Schaltung verf¨ugbar (MATLAB, C oder vergleichbar)? Wenn nicht: Sehen Sie sich in der Lage bis Anfang WS ein solches Modell zu erstellen? Gilt dieser Vorschlag (falls er akzeptiert wird) als definitive Anmeldung f¨ur die Semesterarbeit? Werden Sie die Vorlesung VLSI II: Entwurf von hochintegrierten Schaltungen im kommenden WS besuchen? Werden Sie im darauffolgenden SS die Vorlesung VLSI III: Test und Fabrikation von hochinte¨ grierten Schaltungen besuchen und im Rahmen der Ubungen VLSI III Ihren Chip testen? (alle Studenten?) W¨urden Sie bei Ablehnung Ihres Projekts ein von Assistenten vorgeschlagenes Design durchf¨uhren? hk, fe, ms 17. M¨arz 2015
© Copyright 2025 ExpyDoc
