パッケージ情報 QFN(PLP)0404-32

PJ-QFN(PLP)0404-32-121019
パッケージ情報
QFN(PLP)0404-32
（単位:mm）
■ パッケージ外形図
4.00±0.05
A
2.85±0.05
B
∗
2.85±0.05
0.30±0.05
4.00±0.05
∅ 0.50
C0.10
32
3
INDEX
2 1
0.20±0.05
0.40
0.18±0.05
Bottom View
0.6Max.
0.05 S
S
0.05 M AB
∗) 丸く囲んでいる点線部分にあるタブは基板電位（VDD
または GND）です。VDD 端子または GND 端子と接続
する（推奨）か、オープンとしてください。
12.0±0.2
2.0±0.1
4.3
1.5 +0.1
0
5.5±0.1
4.0±0.1
0.25±0.05
1.75±0.1
■ テーピング仕様
1.55+0.05
0
8.0±0.1
0.75±0.1
4.4
E2
User Direction of Feed
■ テーピングリール外形図リユースリール（EIAJ-RRM-12Bc）
2±0.5
0
∅ 180 −1.5
∅ 60 +1
0
21±0.8
∅13±0.2
15.4±1.0
13±0.3
(1 リール＝2000 個)
PJ-QFN(PLP)0404-32-121019
パッケージ情報
■ 許容損失について（QFN(PLP)0404-32）
QFN(PLP)0404-32パッケージの許容損失について特性例を示します。
なお、許容損失は実装条件に左右されますので、本特性例は下記測定条件での参考データとなります。
測定条件
A基板実装条件
B基板実装条件
基板実装状態（風速 0m/s）
ガラスエポキシ樹脂（両面基板）
C基板実装条件
測定状態
基板材質
基板サイズ
配線率
スルーホール
表面約50%、裏面約50%
直径0.25mm×24個
40mm × 40mm × 1.6mm
表面約90%、裏面約90%
直径0.25mm×24個
表面約50%、裏面約100%
直径0.25mm×33個
備考
―
―
タブと裏面パターンを直径0.25mm
のスルーホール9個で接続
測定結果
(Topt=25℃, Tjmax=125°C)
許容損失
熱抵抗値
A基板実装条件
B基板実装条件
C基板実装条件
670mW
θja＝150°C/W
θjc＝15°C/W
800mW
θja＝125°C/W
1500mW
θja＝67°C/W
40
40
On Board : A
1400
On Board : B
1200
800
670
800
40
On Board : C
1000
40
Power Dissipation PD (mW)
1600 1500
600
400
200
0
A/C 基板∗
0
25
50
75 85 100
125
Ambient Temperature (°C)
150
*
B 基板
内のスルーホール 9 個は C 基板のみ
測定用基板レイアウト
許容損失特性
IC 実装位置（単位：mm）
■ 基板パッド推奨寸法（QFN(PLP)0404-32）
4.20
4.20
0.40
2.80
2.85
0.40
0.20
（単位：mm）

Download Report