Quartus II のプロジェクトフローと機能検証 新規プロジェクト作成 設計の記述 .qpf 名前を付けて保存 設計の記述 新規プロジェクト作成 quartus project file 名前を付けて保存 Analysis & Elaboration Functional Simulation ゲートレベル記述(ネットリスト) (b) (c) Assembler Programmer PLD 動作確認(ボード) (d) (e) (f) Compilation Timing Analyzer Timing Simulation ●省略できない工程 【理由】 (c)、(d)、(f) ピン割当 Fitter レイアウトレベル記述 (コンフィグレーションデータ) プロジェクト作業開始 (a) Analysis & Synthesis ライブラリ 既存プロジェクトあり ●省略できる工程 (a)、(b)、(e) (a):(c)に含まれる。 (b)と(e):ボードによ る動作確認で十分。 本科目では基本的に省略する。 ただし、作業の進度が速く、ボード待ちが生じ た場合には行うこととする。 プロジェクト作業終了 機能検証の概要 設計の記述 プロジェクト内で 名前を付けて保存 設計の記述 名前を付けて保存 Analysis & Elaboration Functional Simulation (a) Analysis & Synthesis ライブラリ ゲートレベル記述(ネットリスト) 入力 Assembler Programmer PLD 動作確認(ボード) (d) Compilation Timing Analyzer Timing Simulation 出力 ピン割当 Fitter レイアウトレベル記述 (コンフィグレーションデータ) 記述 (b) (c) ①検証準備 入力 IA IZ 出力 (e) (f) IA OA … 新規プロジェクト作成 出力 … 目的の 論理回路 入力 IZ OZ 真理値表 or 動作表 or 機能表 ③機能検証 9一致 ⇒機能的にOK 9不一致 ⇒記述の修正 入力 IA IZ 出力 OA OZ vwfエディタ ②機能sim実行 【注】遅延なし 【注】 ・vwf(vector waveform file) ・他のEDAツールにおいても、 ①~③の流れは基本的に同じ vwfエディタ起動 vwf(vector waveform file)エディタの起動 設計の記述 プロジェクト内で 名前を付けて保存 設計の記述 新規プロジェクト作成 名前を付けて保存 Analysis & Elaboration Functional Simulation (a) (b) (c) Analysis & Synthesis ライブラリ ゲートレベル記述(ネットリスト) ピン割当 レイアウトレベル記述 (コンフィグレーションデータ) Timing Analyzer Timing Simulation Assembler Programmer (d) Compilation Fitter 途中略 途中略 (e) (f) PLD Vector Waveform Fileエディタ (vwfエディタ) 動作確認(ボード) vwfエディタ操作(1) 適宜変更 ①vwf窓をフォーカス 途中略 ② ④ダブルクリック 適宜変更 ⑤ 検証したい 時間を設定 ③ ⑥ ⑦ ⑨ プロジェクト名 Copy selected Copy all Bus信号がある場合は、 それを選択した方が良い ⑧ Remove selected Remove all ⑩ **Multiple Items** **Multiple Items** vwfエディタ操作(2) 矢印ツール:選択、移動など ① 全ての入力ピン 描き終わったら ズームツール:拡大・縮小 の入力信号を描く ② 作業ディレクトリにする ③ 選択範囲に0をセット 選択範囲に1をセット ④プロジェクト名と同じ名前 選択範囲を反転 選択範囲にクロックをセット 検証準備完了 プロジェクト名と同じ名前を入力 Vector Waveform File (*.vwf) ⑤ チェックのままにし、プロジェクトに登録 Filesタブ ⑦ ここに 保存したファイルが 登録されたか確認する。 ⑥ 機能sim実行 プロジェクト名 ② Functional ① プロジェクト名 途中略 設定は、入力信号の描き方に寄らず、 一度でOK ③ 念のためファイル名確認 ④ sim実行は、入力信号を描き変え、 何度でもOK ⑧ ⑥確認 Functional Simulation Netlist Generation was successful 途中略 ⑤ OK 記述の修正 or ⑦ ⑨確認 問題がなければ 問題があれば 途中略 シミュレータの波形を確認し、 記述に問題がないかどうか 機能検証を行う。 ⑪ Simulator was successful ⑩ 機能検証→次の工程(コンパイル)へ 新規プロジェクト作成 設計の記述 .qpf 名前を付けて保存 設計の記述 新規プロジェクト作成 quartus project file 名前を付けて保存 Analysis & Elaboration Functional Simulation ゲートレベル記述(ネットリスト) (b) (c) Assembler Programmer PLD 動作確認(ボード) (d) (e) (f) Compilation Timing Analyzer Timing Simulation ●省略できない工程 【理由】 (c)、(d)、(f) ピン割当 Fitter レイアウトレベル記述 (コンフィグレーションデータ) プロジェクト作業開始 (a) Analysis & Synthesis ライブラリ 既存プロジェクトあり ●省略できる工程 (a)、(b)、(e) (a):(c)に含まれる。 (b)と(e):ボードによ る動作確認で十分。 本科目では基本的に省略する。 ただし、作業の進度が速く、ボード待ちが生じ た場合には行うこととする。 プロジェクト作業終了
© Copyright 2025 ExpyDoc