SURE: Shizuoka University REpository http://ir.lib.shizuoka.ac.jp/ Title Author(s) 酸化亜鉛量子ドットを含む無機LEDの作製張, 心予 Citation Issue Date URL Version 2014-01 http://hdl.handle.net/10297/7970 none Rights This document is downloaded at: 2015-02-01T01:18:49Z （課程博士・様式７）(Doctoral qualification by coursework,Form 7) 学位論文要旨 Abstract of Doctoral Thesis 専攻：光ナノ物質機能専攻 Course：氏名：張心予 Name：論文題目：酸化亜鉛量子ドットを含む無機 LED の作製 Title of Thesis：論文要旨： Abstract：酸化亜鉛は GaN より安価で環境にやさしく、直接遷移型ワイドギャップ半導体でありバンドギャップが 3.37eV。また、励起子束縛エネルギーが 60meV と高いため室温でも励起子が安定して存在することができる。そのため紫外領域での高効率の発光デバイスへの応用が期待されている。酸化亜鉛量子ドット LED では、p 型電極と n 型電極の間に酸化亜鉛量子ドットを作成し、非晶質酸化物マトリックス中に埋め込む。量子ドットを利用することで高い発光効率が得られる。本研究はｐ型酸化亜鉛薄膜、発光層とマトリックス薄膜など LED 素子を構成している各薄膜の作製方法の最適化を検討した。また、PIN デバイスを作製し、電気特性を解析した。最初に、発光層について検討した。まず、CVD 法による酸化亜鉛ナノクリスタルの作製した。基板温度 200 ℃、175℃、150 ℃、125 ℃で作成し薄膜の XRD パターンにより、粒子径で 5.8、6.7、10.1 と 15.2nm 程度の粒子が存在していることが分かった。作製した ZnO 薄膜の蛍光スペクトルより、温度の減少に伴い、励起子による強い紫外の発光波長は 384-367nm 短波長シフト―していることが分かった。基板温度 125 ℃で作成した薄膜の TEM 画像から、直径で 5 nm 程度の粒子が存在していることが分かり、更に格子像を確認することができた。次に、PLD 法による Ga2ZnO4 薄膜の作製した。Ga2ZnO4 は ZnO よりもバンドギャップの大きい絶縁体であるため、ZnO ナノクリスタルに量子閉じ込めを行う目的で作製を行った。堆積真空を変化させて膜を作製したところ、10-2Torr で透明な薄膜が得られた。作製した膜はアモルファスで平坦な膜であることがわかった。吸収スペクトルの結果からバンドギャップを算出したところ、4.16eV であることがわかった。これは、ZnO の 3.28eV よりも大きい。次に、ZnO ナノクリスタルに GZO 薄膜の堆積を行って、量子閉じ込めによる発光強度の増加がみられるかどうかを検討した。強い励起子発光が得られる CVD 法によって ZnO ナノクリスタルを作製し、その上から GZO 膜の堆積を行って量子ドットの形成を目指した。GZO の堆積によって可視領域の欠陥発光が減少し、励起子発光が 3～5 倍増加した。GZO が 20～30 nm において表面の欠陥は飽和し、それ以上堆積しても発光強度の増加は見られなかった。以上をまとめると、低温で ZnO 量子ドット薄膜が生成した。PLD 法で作製した GZO 薄膜と ZnO 量子ドットを組み合わせて、LED 用発光層の作製に成功した。次に、p 型電極について検討した。p 型電極として最初に PLD 法よる p 型 Ni1-xZnxO 薄膜を検討しました。p 型半導体として知られる NiO と ZnO を混合させた Ni1-xZnxO 薄膜の作製では、x=0.7 までは数 MΩの抵抗を持ち、ゼーベック効果測定でも p 型伝導を示す薄膜が得られた。次に、p 型電極として PLD 法による p 型 Li、F コドープ ZnO 薄膜を検討した。LiZn-FO-LiZn 錯体の DA ペアの形成による格子間 Li の抑制から p 型 ZnO 薄膜を作製することができると考え、Li, F-doped ZnO 薄膜の作製を行った。その結果、Li doped ZnO では ZnO の自己補償効果により p 型 ZnO を達成することができなかったが、LiF を 0.1 at%ドープした ZnO では p 型伝導を示した。p 型を維持できた薄膜は LiF=0.1 at%, Li2O2=0.1 at%ドープした ZnO 薄膜であり、これが最も p 型になりやすい組成であるといえる。次に、スパッタリング法による p 型 ZnO1-xSx 薄膜を検討した。ターゲットに ZnS の比率が大きくなるにつれて作製した薄膜の組成が ZnS よりになり、抵抗と格子定数が大きくなった。また、バンドギャップがボウイング効果により変化した。雰囲気中の酸素量と窒素量が増加するにつれて作製した薄膜の格子定数が小さくなり、ZnO よりの組成になった。次に、PLD 法による p 型 ZnO1-xSx 薄膜を検討した。ZnO 焼結体を硫黄雰囲気中に晒してターゲットを作製し、PLD 装置内部で硫黄粉末を加熱しながら PLD を実行すると、p 型化できることが分かった。基板温度 200 ℃、ターゲットの硫黄処理温度 200 ℃以上、チャンバ内での硫黄加熱 60 ℃以上で比較的 p 型になりやすかった。次に、PLD 法による p 型 Ag、S-ZnO 薄膜を検討した。銀の添加量が 1at%の場合では、p 型薄膜ができやすい。それ以上の量を添加させると、硫化銀を生成した。硫黄加熱による硫黄を飛ばしながら薄膜を作ると、膜の抵抗値が非常に高くなって、硫化亜鉛薄膜となってしまう。そこで、実際にデバイスの作製してみた。GZO と ZnO を含む PIN デバイスを作製した。PLD 法で作製した GZO 薄膜を含むデバイスは明確な整流特性を示すが,膜厚さ 300nm 程度の場合に、電圧を印加すると、デバイスの電流値が非常に小さくなった。50nm-150nmGZO 薄膜と 50nmZnO ナノクリスタルを用い、作成した PIN デバイスは明確な整流特性を示す。6V 以上の電圧を印加すると、１mA 程度の電流値が得られた。しかし、デバイスの発光が観測できなかった。これはｐ型 NiZnO のフェルミ準位置が非常に高いため、ホールを量子ドットに注入できないと考えられる。次に、LiF-ZnO を p 型電極として用い、デバイスを作製した。発光層ありとなしの両方において整流性が確認できました。発光層を導入すると 10V での電流値が 10 分の 1 程度に減少しました。デバイスに電圧をかけて発光特性を評価するためには 10V で 1mA 以上の電流が流れる必要があるため、低抵抗のｐ型 ZnO の作製が必要となる。以上をまとめると、p 型 Ni1-xZnxO 薄膜、p 型 Li,F-ZnO 薄膜、p 型 ZnO1-xSx 薄膜、p 型 Ag、S-ZnO 薄膜の作製が成功した。しかし、Ni1-xZnxO 薄膜の高いフェルミ準位、Li,F-ZnO 薄膜の高抵抗、ZnO1-xSx 薄膜の高い硫黄添加量など欠点によって、LED 用ｐ型電極として使用できない。今後の研究について、 p 型 Ag、S-ZnO 薄膜はｐ型電極である適していると考える。