第1部使えば使うほど壊れていく… 超定番不輝発メモリの基礎知識 3章第キーデバイス②… NAND型フラッシュ・メモリ麻生浩一郎，宇都宮厚，長尾武文 VCCQ VSSQVCC VSS ステータス・レジスタ I/O制御回路カラム・デコーダデータ・レジスタコマンド・レジスタ論理制御制御回路 RY/BY RY/BY 高電圧生成ロウ・アドレス・デコーダセンス・アンプ CE CLE ALE WE RE RE WP DQS DQS ロウ・アドレス・バッファ・デコーダ DQ7 DQS DQS カラム・バッファアドレス・レジスタ ⋮ ∼ DQ0 列デコーダメモリ・セル・アレイ行デコーダ昇圧回路図 1　NAND 型フラッシュ・メモリ IC の内部回路ブロック NAND 型フラッシュ・メモリの構造 ● メモリ・セルの構造 8192バイト×8ビット＝65536ビット（1ページ当たりのトランジスタ・セル数）ト冗長領域 1024 バイト 8192バイト 1024 バイトト 8192バイトページ1 8ビッページ0 8ビッデータ領域 NAND 型フラッシュ・メモリの構造を図 1 に示します．メモリ・セル・アレイが，行デコーダと列デコーダ ⋮ ページ2 ブロック0 （8Kバイト×128ページ＝1Mバイト） ⋮⋮⋮⋮⋮⋮ ブロック1 ⋮ ページ127 ページ0 ページ127 ブロックN 図 2　メモリ・セル・アレイのブロック構造 2xnm プロセス，SLC（Single Level Cell） 44 ページ：プログラム/ 読み出し単位ブロック：消去単位で管理され，そこに昇圧回路が接続されています．メモリ・セル・アレイは，図 2 に示すようなメモリ・ブロック構造になっています． 1 ページ＝ 8192 ＋ 1024 というのは，1 ページ当たり，データ領域が 8192 バイト（8K バイト），冗長領域が 1024 バイト（1K バイト）という意味です．冗長領域は，データ領域の管理用のエリアであり，例えば ECC 用のパリティなどが格納されています．ここで重要なのは，データ領域が 8K バイト，つまり 65536 トランジスタ・セル（8192 × 8 ビット）が 1 ページに直列で接続されていることです．一つのトランジスタ・セルの構造を図 3 に示します．上から，制御ゲート（CG），酸化膜，フローティング・ 2015 年 2 月号