低消費電力で安全なシステムLSIを実現するためのオンチップ・メモリ・システム岩佐崇史田中秀和井上弘士モシニャガ・ワシリー福岡大学 1 システムLSIへの要求２１世紀の社会基盤を確立するためのシステムLSI Performance （性能） Energy Security Consumption （安全）（消費エネルギ）個人情報といった重要バッテリ駆動時間の延長、信頼性向上、などな情報の保持、など 2 研究目的高性能、低消費電力、かつ、安全なシステムLSIを実現するためのオンチップ・メモリ・システムを実現現在進行中のプロジェクト紹介 1. 適応型低消費電力キャッシュ・アーキテクチャ  メモリ・アクセス・パタンに基づきキャッシュ動作モードを動的（または静的）に選択  メモリ・システムへの要求性能に基づきキャッシュ動作モードを動的（または静的）に選択 2. 悪質プログラム検出のためのメモリ・システム  メモリ・アクセス・パタンを鍵情報とし、プログラム実行中に鍵照合を行うことでプログラム認証を実現 3 研究紹介１適応型低消費電力キャッシュアーキテクチャプログラム実行の振る舞いやメモリ・システム要求性能に応じて動的（プログラム実行中）に動作モードを変更し、性能低下を招く事無くキャッシュ・メモリの低消費エネルギー化を実現する！ 4 これまでに提案された低消費エネルギー化手法ウェイ予測型（ＷＰ）従来型（Ｎ）段階型（Ｐ）ＮモードＰモードＷＰモードヒットミス予測ヒット予測ミス読み出されるタグ数ＭＭＭ１Ｍ読み出されるライン数Ｍ１０１Ｍ所要クロック数１２１１２ M:連想度 5 消費エネルギー削減効果 Normalized Ecache Normalized Tcache Data Cache 段階型ウェイ予測型 2 1.5 1 0.5 0 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0 099.go 126.gcc 130.li 134.perl 101.tomcatv 103.su2cor 124.m88ksim 129.compress 132.ijpeg 102.swim 102.swim 104.hydro2d 6 問題点（PとWPの利点と欠点） P方式の利点 常に低消費エネルギー化を達成できる（メモリ・アクセス・パタンに非依存） P方式の欠点 常に性能低下が生じる WP方式の利点 予測が正しい場合、性能低下を伴う事無く消費エネルギーを削減できる WP方式の欠点 ウェイ予測の正確さはメモリ・アクセス・パタンに依存する 予測が誤りの場合、性能低下を伴い、かつ、消費エネルギーは削減できない 7 解決策：適応型ウェイ予測キャッシュ従来型（Ｎ）段階型（Ｐ）高速／高消費電力低速／低消費電力ウェイ予測型（ＷＰ）高速／低消費電力低速／高消費電力  直接モード選択方式：外部入出力ピンより、Ｎ，Ｐ，または，ＷＰ何れかを選択  自己モード選択方式：プログラム実行の振る舞いに応じて動的に動作モードを変更 8 応用例１：分岐予測技術を活用した適応型ウェイ予測キャッシュ  誰がモードを決定する？：専用ハードウェア（２ビット飽和カウンタ）  どうやって？：過去のウェイ予測結果に基づき、ウェイ予測の信頼性を判定  具体的には？：分岐予測技術を活用  つまり？：過去のウェイ予測結果に基づき、現アクセスにおけるウェイ予測の信頼度を決定。もし、信頼度が高い場合にはWPモード、低い場合にはN（またはP)モードでアクセスする。正しい予測 3 2 間違った予測 0 1 正しい予測 ウェイ予測が正しい場合には飽和カウンタをインクリメント ウェイ予測が間違いの場合には飽和カウンタをデクリメント正しい予測 現在のカウンタ値が２か３の場合には予測モード動作 現在のカウンタ値が０か１の場合には段階モード動作２ビット飽和カウンタ 9 応用例２：OSによるMPEGソフトウェア向け適応型ウェイ予測キャッシュの制御     誰がモードを決定する？：オペレーティング・システムどうやって？：何フレーム処理を終了したかを判定具体的には？：オペレーティング・システムが割り込みを発生つまり？：リアルタイム性を保障するために、動画像デコーダは３０フレーム/秒処理しなければならない。画像の特徴によっては、３０フレームを0.5秒で終わる場合もある（性能制約が緩和される）。このような状況を検出し、リアルタイム性を十分保障できる場合にはPモード、できそうにない場合にはNモードを選択する。３０枚のフレーム３０枚のフレーム 0 1 29 30 高い性能を要求 1秒 0 30 低い性能を要求 1秒 10 応用例３：ロード/ストア・クリティカリティに基づく適応型ウェイ予測キャッシュの制御キャッシュ・アクセス時間 (Instruction Per Clock cycle) 高い性能を要求 IPC (性能） (Instruction Per Clock cycle) IPC (性能）  誰がモードを決定する？：コンパイラ、または、専用ハードウェア  どうやって？：①IPCに影響を与えるロード/ストア命令を検出 ②クリティカル・パス上のロード/ストア命令を検出  具体的には？：メモリ・アクセス命令の緊急度を検出  つまり？：高速で実行しなければならないロード/ストア命令と、低速で実行しても性能に大きな影響を与えないロード/ストア命令に分類し、前者はNモード、後者はPモードでアクセスする。低い性能でもOK キャッシュ・アクセス時間 11 適応型WPキャッシュの内部構成現在、0.18μmCMOSプロセス(VDEC)を用いて設計中！ 12 研究紹介２悪質プログラム検出のためのメモリ・システムプログラム・コード中に特別なロード命令を埋め込み、当該命令列の振る舞いを鍵とみなすことで、正当なプログラムか否かをプログラム実行中に判断する。プログラム実行というハードウェア・レベル（CPUレベル）にまで鍵情報を適用することでより安全なシステムを実現する！ 13 システムLSIとセキュリティ  スマート・カードなど、今後、極めて重要な情報が LSIに格納 システムLSIにおけるセキュリティ機能の向上が必須！  考えられる問題点  情報の盗み見や改ざん 暗号化技術  ユーザの成りすまし 指紋情報の活用などの認証技術  ウィルスなどの悪質プログラムの暴走 認証鍵 14 新しい悪質プログラム検出方法  プログラム・コード中にも鍵アプリケーション発行元情報を埋め込もう！  プログラム実行の振る舞い（例えばメモリアクセス・パ Application タン）を鍵情報とする Program  コンパイラは、「プログラムダウンロード本来の機能に影響を与える事無く」、鍵（つまり、実行実行振る舞い）を実現する命令列をコード中に挿入 OS  可能な限り、性能と消費電力オーバヘッドを削減 CPU 15 セキュア・プロセッサとそのコンパイラ  どうやって鍵を実現するのか？：専用ロード命令を定義し、コンパイラがプログラム・コード中に専用ロード命令を挿入  どうやって鍵を検出するのか？：プロセッサは、鍵検出のための専用ハードウェアを搭載し、専用ロード命令が実行されたときのメモリアクセス・パタンを記録  どうやって登録済み（悪質でない）プログラムか否かを判断するのか？：事前に登録しておいたメモリアクセス・パタンと、検出したパタンが同じか否か調べる。異なっていれば悪質プログラムと判断し、即座に実行を中止する。鍵情報（実行の振る舞い）プログラムソースコードコンパイラセキュア CPU 鍵情報入りオブジェクトコード 16