V - 近畿大学生物理工学部

CMOSインバータの負荷容量
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
■ 容量の電圧依存性
回路CAD【第１１回】
を無視し、定数容量
を無視し定数容量化
Cload  C gd ,n  C gd , p
ーCMOSインバータの過渡回路シミュレーションー
 Cdb,n  Cdb, p
 Cint  C gb .
近畿大学生物理工学部電子システム情報工学科
前教授秋濃俊郎
http://www2.info.waka.kindai.ac.jp/~akino/ (学内）
http://www.waka.kindai.ac.jp/tea/akino/ (学外）
2010/12/6
過渡回路シミュレーション
1
2010/12/6
過渡回路シミュレーション
2
CMOSイン
CMOSインバータ
タ
定数負荷容量近似
伝播遅延の定義-1
S. M. Kang
g and Y. Leblebici, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,” McGraw Hill.
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
伝播遅延
2010/12/6
過渡回路シミュレーション
3
2010/12/6
過渡回路シミュレーション
4
伝播遅延の定義-2
遷移遅延の定義-1
S. M. Kang
g and Y. Leblebici, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,” McGraw Hill.
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
遷移遅延
1
1
V50%  VOL  VOH  VOL   VOL  VOH 
2
2
 PHL  t1  t0
 PLH  t3  t 2
 
 P  PHL PLH
2
2010/12/6
過渡回路シミュレーション
5
2010/12/6
過渡回路シミュレーション
6
遷移遅延の定義-2
第１次近似の遅延計算-1
S. M. Kang
g and Y. Leblebici, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,” McGraw Hill.
S. M. Kang
g and Y. Leblebici, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,” McGraw Hill.
V10%  VOL  0.1 VOH  VOL 
Q    I  C  V より、
より
C  VHL Cload  VOH  V50% 
 PHL  load

,
I avg , HL
I avg , HL
V90%  VOL  0.9  VOH  VOL 
 fall  t B  t A
 PLH 
 rise  t D  tC
2010/12/6
過渡回路シミュレーション
7
2010/12/6
Cload  VLH Cload  V50%  VOL 

.
I avg , LH
I avg , LH
過渡回路シミュレーション
8
第１次近似の遅延計算-2
遅延計算の近似
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
S. M. Kang
g and Y. Leblebici, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,” McGraw Hill.
1 iC Vin  VOH , Vout  VOH  
I avg , HL  
,

2  iC Vin  VOH , Vout  V50% 
1 iC Vin  VOL , Vout  V50%  
I avg , LH  
.

2  iC Vin  VOL ,Vout  VOL 
過渡回路シミュレーション
2010/12/6
9
2010/12/6
過渡回路シミュレーション
放電時
放電時
遅延計算の近似
遅延計算近似の等価回路
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
10
dVout
 iC  iD , p  iD ,n
dt
0
Cload
iD , p
Cload
2010/12/6
dVout
 iD ,n , 【A】
dt
過渡回路シミュレーション
11
2010/12/6
過渡回路シミュレーション
12
放電時
入力電圧波形近似
解析的遅延式結果
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
S. M. Kang and Y. Leblebici, “CMOS Digital Integrated Circuits – Analysis and Design – Third Edition,” McGraw Hill.
■ 微分方程式【A】を解くと、放電時の
】を解くと放電時の遅延は、
遅延は
 2VT ,n
 4V  V  
Cload
 ln
l  DD T ,n  1,

k n VDD  VT ,n  VDD  VT ,n
VDD


■同様に、充電時の遅延
同様に充電時の遅延時間は、
時間は
 PHL 
 PLH 
2010/12/6
過渡回路シミュレーション
13


τPHL の計算-2
VDD  3.3VとVGS  3.3Vの電圧条件で考える。
電圧条件考る。
C
VDS  2.5Vの時、I sat  2mAの飽和電流を持つ。
t t sa t
ここでVT ,n  0.8V．負荷容量がC  300 fFの
時 t  0からt  t '1  t satまでが飽和領域に
時、
あり、t  t '1  t satからt  t 2  t delayまでが線形
領域にあるものとする。τPHLを計算せよ。
2010/12/6
過渡回路シミュレーション
15

過渡回路シミュレーション
2010/12/6
τPHL の計算-1
S. M. Kang
g and Y. Leblebici, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,” McGraw Hill.

 2 VT , p
 4 VDD  VT , p

Cload

l 
 ln
 1.


VDD
k p VDD  VT , p VDD  VT , p



14
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
dVout
1
2
  I D   I sat   k n VOH  VT ,n 
d
dt
2

Vo u t  2.5
C
dVout

I
Vo u t 3.3 D
dt  
t 0
t sat 
kn 
2010/12/6
VT ,nC
I sat

0.8V  300 fF
 120 ps 
2mA

2 I sat
2  2 10 3

 0.640 10 3 A V 2
2
2
VOH  VT ,n  3.3  0.8
過渡回路シミュレーション
16

τPHLの計算-3
τfallの計算-1
S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
C

t t delay

S. M. Kang
g and Y. Leblebici,, “CMOS Digital
g
Integrated
g
Circuits – Analysis
y and Design
g – Third Edition,”
, McGraw Hill.
V 1.65
out
dVout
dVout
1
2
  I D   k n 2(VOH  VT ,n )Vout  Vout ,  dt
d   2C 
,
dt
2
k 2VOH  VT ,n Vout  Vout2
t t sat
Vout  2.5 n



 Vout 1.65
Vout
C
1
　ln 
tdelay  t sat  
V  2.5
k n (VOH  VT ,n )  2(VOH  VT ,n )  Vout  out
VDD  5V , Vout  V90%  4.5V , Vout  V10%  0.5V
の場合、C  1 pF , μnCox  20μA V 2 , W L n  10, VT ,n  1.0V　として

  2VOH  VT ,n   V1.65   2VOH  VT ,n   V2.5 
C load

ln 
  ln 
k n VOH  VT ,n   
V1.65
V2.5
 


  5  1.65   5  2.5 
0.3 10 12
1
ln 
  ln 
  133 ps 
3
0.640 10 3.3  0.8   1.65   2.5 
τfallを計算せよ。
を計算せよ
tdelay
d l  120  133  253 ps 
過渡回路シミュレーション
2010/12/6
17
第１次近似でのτfallの計算-1



 fall 
C


dVout
1
W 
2
  k n Vin  VT ,n  , where　k n  μnCox  
dt
2
 L n
dVout  20  10 6 10  5  1

 1.6  109 V s 
12
dt
2 1 10
2

t t sat
C  V 110 12 4.5  0.5

 4.05 10 9 s 
I avg
0.9875 10 3
過渡回路シミュレーション
V
4
out
1

d
dt

dVout

1.6 109 Vout 4.5
t 0
t sat 
 4.05ns 
2010/12/6
18
第１次近似でのτfallの計算-2
1
I Vin  5V ,Vout  4.5V   I Vin  5V ,Vout  0.5V 
2
1 1
1
2
2 
  k n Vin  VT ,n   k n 2Vin  VT ,n Vout  Vout 
2 2
2

1 1
2
   20 10 6 10 5  1  25  10.5  0.52
2 2
 0.9875mA
I avg
過渡回路シミュレーション
2010/12/6
19
2010/12/6
0 .5
 0.3125 10 9 s   0.3125ns 
9
1.6 10
過渡回路シミュレーション
20
今日の講義のまとめ
実習問題１（第１１回）
伝播遅延時間の計算：実習では回路シミュレータが計算
S. M. Kang and Y. Leblebici, “CMOS Digital Integrated Circuits – Analysis and Design – Third Edition,” McGraw Hill.
■ 第一近似の伝播遅延時間
C  VHL Cload  VOH  V50% 

 PHL  load
,
I avg , HL
I avg , HL
 PLH 
■ Ln=Lp= 0.18μm=2λ で、Wn=1.62μm=18λ 及び Wp=
44.05μm=45λ
05
45λ とした先週の CMOS インバータのレイア
インバタのレイア
ウトから求めた AD と PD の値を使う。その出力に負荷
容量 Cload = 0.5pF,
0 5pF 11.0pF,
0pF 11.5pF
5pF を付けた各場合におい
て、回路シミュレータ T-Spice を使って次の入力パルス
に対する過渡応答波形を求めて重ね書きせよその時
に対する過渡応答波形を求めて重ね書きせよ。その時、
以下のような過渡解析モードを使え。
Cload  VLH Cload  V50%  VOL 

.
I avg , LH
I avg , LH
■ 解析的伝播遅延時間
 PHL 
 PLH
2010/12/6
 2VT ,n
 4V  V  
Cload
 ln  DD T ,n  1,

k n VDD  VT ,n  VDD  VT ,n
VDD



Vin 1 0 DC 0 PULSE(0.0 2.0 0n 1n 1n 9n 20n)
.tran 0.01n 20n

 2 VT , p
 4 VDD  VT , p

Cload


 ln 
 1.


VDD
k p VDD  VT , p VDD  VT , p





過渡回路シミュレーション
21
2010/12/6
過渡回路シミュレーション
22
実習問題２（第１１回）
CMOSインバータのレイアウト
■ 遅延時間を下記の遅延時間計測の記述を参考に、
問題１のCload = 0.5pF, 1.0pF, 1.5pFの各場合にお
けるτPHLとτPLHの伝播求めよ。
45λ
.measure tran rise_delay trig v(1) val=1V fall=1 targ
v(3) val=1V rise=1
.measure tran fall_delay trig v(1) val=1V rise=1 targ
v(3) val=1V fall=1
18λ
2010/12/6
過渡回路シミュレーション
23
2010/12/6
過渡回路シミュレーション
24

Download Report