集積回路 ４．メモリー回路 松澤 昭 2004年 9月 2004年9月 新大 集積回路 1 集積回路 1. VLSIとは？ 2．VLSIの設計から製造まで 3. ＭＯＳトランジスタとCMOS論理回路 4．メモリー回路 5. アナログCMOS回路 6. 回路・レイアウト設計 7. 論理設計とテスト 8. アナログ・デジタル混載集積回路 9. スケーリング則と低消費電力化設計 10．システムLSIとVLSIの今後 2004年9月 新大 集積回路 2 半導体メモリの分類（従来） RAM （Random Access） ROM （Read Only） DRAM 大容量・廉価・・・メインメモリ SRAM 高速・・・キャッシュ 低消費電力・・・携帯機器 Mask ROM 書き換え不可 UVEPROM 紫外線消去・電気的書き込み EEPROM 電気的書き換え フラッシュ 電気的一括消去・書き込み NAND 大容量・廉価 NOR 高速読み出し 2004年9月 新大 集積回路 3 メモリの特徴(従来のROM) ROM --- データ読み出し専用の半導体メモリ。データは電源を 切っても消えない。（これを不揮発性という） ＭＲＯＭ：製造工程でデータを書き込み、一度作ると内容を変更でき ない。大容量、安価。 ＥＰＲＯＭ：電気的に書き込み可能。紫外線照射で一括消去。 ＥＥＰＲＯＭ：電気的に書き込み、消去可能。 フラッシュ：電気的に一括消去・書き込み可能 2004年9月 新大 集積回路 4 メモリの特徴(従来RAM) RAM データの読み出しと書き込みが自由にできる半導体メモリ。 データは電源を切ると消える（これを揮発性という)。 ＤＲＡＭ：キャパシタに電荷を蓄える事により記憶する。時間の経過 とともに蓄積された電荷が減少するのでリフレッシュ（再書き込み）動 作が必要。低価格。 ＳＲＡＭ：フリップフロップ回路で構成されており、一度書き込んだ データは電源を切るまで保持される。高速、低消費電力。 2004年9月 新大 集積回路 5 半導体メモリの分類（現在） RAM （Random Access） DRAM 大容量・廉価・・・メインメモリ SRAM 高速・・・キャッシュ 低消費電力・・・携帯機器 ＦｅＲＡＭ、ＭＲＡＭ（不揮発、高速） ROM （Read Only） Mask ROM 書き換え不可 UVEPROM 紫外線消去・電気的書き込み EEPROM 電気的書き換え フラッシュ 電気的一括消去・書き込み NAND 大容量・廉価 NOR 高速読み出し 2004年9月 新大 集積回路 6 次世代メモリ比較表(2003～2005) Non Volatile RAM DRAM SRAM NOR NAND FeRAM MRAM OUM >1012 Endurance >1015 >1015 105-106 105-106 1012-1016 (>1015) WRITE 15n-50n 1n-10n 10us/B 10MB/s 40n-100n 20n-100n 10n-50n Read 15n-50n 1n-10n 20n-100n >10MB/s 40n-100n (20n-100n) Cell Size 8F2 100-150F2 6-12F2 4-6F2 10-20F2 (8-15F2) (5-8F2) Density (bit) 512M/1G 36M/72M (MLC) (MLC) 4G/8G 64M/128M (64M/ 256M) (64M) 1.2V-1.8V 1.8V-2.7V 1.8V-2.7V 1.8V-2.5V (1.8V3.3V) (1.8V3.3V) Power supply 1.8V-2.5V voltage Program 1.8V-2.5V voltage Power 1/1 Write/Read Interface 2004年9月 DRAM 256M/512M 20n 10V 18V 1.8V-2.5V 1/1 >10 / 1 >10 / 1 1/1 >10 / 1 (>10 / 1) SRAM SRAM Like NAND SRAM Like SRAM Like (SRAM Like) 新大 集積回路 7 メモリの構成 行デコーダ メモリセル セルアレイ 列デコーダ アドレスバッファ アドレスピン ビット線 ワード線 マルチプレクサ 入出力バッファ 入出力ピン 2004年9月 新大 集積回路 8 ビット線 DRAMの記憶原理とメモリセル 情報の読み出し書き込み ワード線 2004年9月 読み出し/書き込みのスイッチのオン・ オフを制御するための制御信号 電荷蓄積容量 容量に電荷が蓄積されているかどうか で１bitの情報を記憶する。 新大 集積回路 9 1-Transistor 1-Capacitor Cell 断面図 等価回路 Ｂｉｔ Ｌｉｎｅ （Ｃｕ） ワード線 ＳｉＮ ＢＰＳＧ ビット線 Ｎ+ ＧＣ 記憶ノード Ｎ+ ＧＣ Ｎ+ ＧＣ STI DT キャパシタ電極 2004年9月 Ｎ+ ＧＣ ＣＳ （Ｗ） 新大 集積回路 10 メモリセル写真 ワード線 0.175μｍ ビット線 256M DRAM STI 0.175μｍ キャパシタ 2004年9月 新大 集積回路 11 リーク電流とリフレッシュ セル電荷のリーク Ｂｉｔ Ｌｉｎｅ （Ｃｕ） セルに蓄えられた電荷は、時間 の経過ともに減少していく。 ＳｉＮ ＢＰＳＧ Ｎ+ ＧＣ Ｎ+ ＧＣ STI Ｎ+ ＧＣ ＣＳ （Ｗ） Ｎ+ ＧＣ トランジスタリーク DT ジャンクションリーク 定期的リフレッシュが必要 減少した蓄積電荷を、一定時間おきに 再生する 2004年9月 新大 集積回路 12 ＤＲＡＭセルの種類 Ｐｌａｎａｒ Ｔｒｅｎｃｈ Ｃｅｌｌ Ｐｌａｔｅ Ｓｔａｃｋ Ｃｅｌｌ Ｐｌａｔｅ Ｂｉｔ Ｌｉｎｅ Ｂｉｔ Ｌｉｎｅ Ｐ＋ Ｎ Ｐ ｓｕｂ Ａｌ ３ｐｏｌｙ Ｗｏｒｄ Ｌｉｎｅ Ｗｏｒｄ Ｌｉｎｅ セルキャパシタ ２ｐｏｌｙ １ｐｏｌｙ Ｎ＋ 2004年9月 新大 集積回路 13 ＤＲＡＭ メモリセル メモリアレイと動作原理 回路技術 ＤＲＡＭファミリー ＤＲＡＭ混載技術 2004年9月 新大 集積回路 14 ブロック図と動作タイミング 2004年9月 新大 集積回路 15 DRAMの読み出し動作 BL セル読み出し信号 セルに蓄えられていた信号がビット線の間で分配される。 (Charge Sharing) WL (a)ワード線が選択される前に、セルとビット線が蓄えている電荷量の和 VCell VBL ++++ Ｃ ＣＢ・ＶBL＋ＣＳ・（Ｖcell－ＶPL） ＣＢ (b)ワード線が選択された後に、セルとビット線が蓄えている電荷量の和 VPL ＣＢ・(ＶBL + ＶS)＋ＣＳ・(ＶBL ＋ Ｖs－ＶPL) 電荷保存により、 ＣＢ・ＶBL＋ＣＳ・（Ｖcell－ＶPL） ＝ＣＢ・(ＶBL + ＶS)＋ＣＳ・(ＶBL ＋ Ｖs－ＶPL) VCell VBL ＣＢ ++++ ＣＳ VPL よって読み出し信号は Vs = ＣＳ/（ＣＢ＋ＣＳ）・（Ｖcell ― ＶＢＬ） Vs = ＣＳ/（ＣＢ＋ＣＳ）・Ｖcc /２ 2004年9月 Ｓ 新大 集積回路 VBL +VS VBL +VS ++ ＣＢ ++ ＣＳ VPL 16 セル読み出し/増幅動作＝リフレッシュ 電圧 ＷＬ（昇圧レベル） Cell Vcc Cell Vs SAP BL BL & Cell Vcc/2 /BL (=VBL =VPL) /SAN /BL 時間 Charge Sharing 2004年9月 Sense & Restore 新大 集積回路 Precharge 17 ＤＲＡＭのチップ面積・セル面積、動作速度、消費電力のトレンド 2004年9月 新大 集積回路 18 SRAMの分類 SRAM（Static Random Access Memory） 単体SRAM 汎用品 特定用途品 ｵﾝﾁｯﾌﾟﾏｸﾛ 標準IP 特定用途IP 性能向上、低コスト、小型化などの観点から SoC (System on a Chip) 化の流れ Low Power SRAM -携帯機器､ﾒﾓﾘｶｰﾄﾞ 高速 SRAM -EWS､ｽｰﾊﾟｰｺﾝ､ﾈｯﾄﾜｰｸ機器 ｷｬｼｭﾒﾓﾘ -EWS､高性能PC CAM（連想メモリ） -ﾃﾞｰﾀﾍﾞｰｽﾏｼﾝ、ﾈｯﾄﾜｰｸﾙｰﾀｰ 多ポートメモリマクロ -ｸﾞﾗﾌｨｯｸｯｽｴﾝｼﾞﾝ 単体SRAM → オンチップマクロ 2004年9月 新大 集積回路 19 ＳＲＡＭセル ﾋﾞｯﾄ線 BL ﾋﾞｯﾄ線 /BL ﾄﾗﾝｽﾌｧｰｹﾞｰﾄ ﾜｰﾄﾞ線WL 〈信号の伝達〉 Full CMOS 6Tr.セル Ａ Ｂ 読み出し： ｾﾙ F/F → ﾋﾞｯﾄ線 （小振幅） 書き込み: ﾋﾞｯﾄ線 （ﾌﾙ振幅) Flip-Flop (=F/F) ａ ｂ ｃ ｄ A B Ｈ Ｌ Ｈ Ｌ Ｌ Ｈ Ｌ Ｈ WL Ｈ Ｈ Ｌ Ｌ → ｾﾙ F/F BL /BL Ｈ Ｌ Φ Φ Ｌ Ｈ Φ Φ 状態 1 読み or 1 書き 0 読み or 0 書き 1 ﾃﾞｰﾀ保持 0 ﾃﾞｰﾀ保持 Φ はdon't careの意。Ｈ、Ｌどちらでもよい。 2004年9月 新大 集積回路 20 セルの安定性 メガネ特性 VA f1 VB 安定点１ VB VCC VA = VB f2 VA = f2(VB) 準安定点 F/Fの入出力特性 (＠WL＝High の読み出し状態) ﾄﾗﾝｽﾌｧｰｹﾞｰﾄ Vin 2004年9月 安定点２ VB = f1(VA) ０ V VCC A ０ ＳＮＭ Vout=ｆ(Vin) =Ｓｔａｔｉｃ Noise Margin 新大 集積回路 21 Full CMOS セル（６Ｔ） △→○：ｾﾙｻｲｽﾞ * P/N領域 well分離が必要 Full CMOS 6Tr. セル WL * STI (Shallow Trench Isolation)の ﾄﾚﾝﾁ素子分離で分離距離の微細化が可能 ○：特殊ﾌﾟﾛｾｽ不要 * 基本的にCMOS 標準ﾌﾟﾛｾｽ （微細化のために、特殊ﾙｰﾙは適用） BL /BL ○：High固定-強 * ｾﾙ安定性に優れる PMOSで能動的にpull-up * ｿﾌﾄｴﾗｰ耐性強い（相対的に） ○：リーク電流小 * CMOS回路 2004年9月 新大 集積回路 22 Full CMOS セルレイアウト 従来型 点対称型 AA（拡散）/GC（Polyゲート)形状 P-well N-well N-well Load P-well Driver P-well X-fer 直線が基本 ウェル分離が二箇所 複雑な形状 ｳｪﾙ分離は一箇所 0.1um世代から、点対称ｾﾙ採用の動き盛ん 2004年9月 新大 集積回路 23 SRAMの特徴 1 標準CMOSﾌﾟﾛｾｽに対応（Full CMOSｾﾙ） ｾﾙﾃﾞｰﾀが安定（F/Fで記憶、ﾘﾌﾚｯｼｭ動作がいらない） → 混載ﾒﾓﾘの基本IPとなる Logic回路と混載しても、通常Logicﾌﾟﾛｾｽで製造可 DRAM、Flashなどの混載には専用ﾌﾟﾛｾｽの追加が必要 2004年9月 新大 集積回路 24 SRAMの特徴 2 高速動作可能 → 非破壊読み出し（再書き込み不要） 最先端ﾛｼﾞｯｸﾌﾟﾛｾｽ活用 （特殊ﾌﾟﾛｾｽ不要) などにより → ﾗﾝﾀﾞﾑｱｸｾｽ最速 （Low latency) ｱﾄﾞﾚｽ入力→ﾃﾞｰﾀ確定までは、最も高速 （周波数は同じでも） サイクルタイム (～ 2ns) clock address Data-out（SRAM) Data-out（DRAM) 2004年9月 新大 集積回路 25 SRAMの特徴 3 セルサイズはDRAMの 約 6倍 セル面積が大きい （時期はDRAMが遅いが） 面積例 DRAM １Tr.＋１Cap. ：0.2um2 ＠0.1um SRAM 6Tr. ：1.2um2 ＠0.1um SoC：容量/性能に応じてDRAM/SRAMを使い分け Mbit化 ｻｲｸﾙﾀｲﾑ <10ns eSRAM 高速 但し、 高速性が必要な分野 ではSRAMの使用が必須 * ｷｬｯｼｭﾒﾓﾘ * ﾈｯﾄﾜｰｸﾙｰﾀｰ/ｽｲｯﾁ * (T) CAM 大容量 2004年9月 新大 集積回路 26 講義の内容 １.序（半導体メモリの分類等） ２.DRAM（汎用DRAM、混載用DRAM） ３.SRAM（汎用SRAM、RBCセル） ４.フラッシュメモリ（NOR、NAND） ５.FeRAM ６.MRAM ７.結論 2004年9月 新大 集積回路 27 従来型ＲＡＭは回路に記憶 回路で記憶する場合（RAM) Dynamic type →DRAM ラッチ型→レジスタ、 Static RAM 特徴： 書き換えは速い 電源が切れると情報を失う 2004年9月 新大 集積回路 28 ＲＯＭは素子に記憶 素子に情報を記憶させる 電流パスの有無でデータを決める 電流パスには様々な手段がある 状態１ ‘ON’ 2004年9月 状態０ ‘OFF’ Mask ROM ﾏｽｸでｺﾝﾄﾛｰﾙ EPROM/EEPROM/ﾌﾗｯｼｭﾒﾓﾘ 閾値の変化でｺﾝﾄﾛｰﾙ 新大 集積回路 29 ﾌﾗｯｼｭﾒﾓﾘ比較表 -Code vs File Storage 用 途 小型メモリーカード ﾌｧｲﾙ記憶 NAND • ﾌﾟﾛｸﾞﾗﾑ時間が速い • 消去時間が速い • ｼﾘｱﾙﾘｰﾄﾞが速い ファイルストレージ 短 所: ﾌﾟﾛｸﾞﾗﾑ格納 NOR 長 所: - デジタルスチルカメラ - 携帯音楽機器 - PDA ... 等 - シリコンディスク ｺｰﾄﾞ記憶 要求性能 - 携帯電話 - DVD - Set TOP Box BIOS - PC 及び周辺機器 • ﾗﾝﾀﾞﾑｱｸｾｽ時間が遅い 長 所: • ﾗﾝﾀﾞﾑｱｸｾｽ時間が速い • ﾊﾞｲﾄ単位でﾌﾟﾛｸﾞﾗﾑ可能 短 所: • ﾌﾟﾛｸﾞﾗﾑが遅い • 消去が遅い 30 フラッシュのメモリセル ﾄﾞﾚｲﾝｺﾝﾀｸﾄ Active Area Isolation (STI) ワード線 （制御ゲート） 浮遊ゲート ソース線 （M0配線） ビット線（M1配線） 2004年9月 新大 集積回路 31 NORフラッシュの等価回路 ビット線 メモリセル 2004年9月 新大 集積回路 32 フラッシュメモリ 積層ゲートセルの断面図 ＶＣＧ 制御ゲート ソース Ｖｓｓ 接地 浮遊ゲート ｎ＋ ドレイン Ｖｄｄ ＶＤ トランジスタ記号 Vcg ｎ＋ ｐ Vs Vd Vsub 接地 ゲート電圧は制御ｹﾞｰﾄから与える 浮遊ゲートは絶縁膜で覆われている 浮遊ゲートに電子を出し入れすることでデータ書き込み ゲート酸化膜･･･tunnel酸化膜 ～10nm 2004年9月 新大 集積回路 33 書き込み状態とチャネルの状態 制御ゲート ドレイン （Ｖｄ） ソース （Ｖｓ） ソース （Ｖｓ） ドレイン （Ｖｄ） 浮遊ゲート ｎ＋ ｎ＋ ｎ＋ ｐ ｐ （ａ）初期状態 （ｂ）書き込み状態 チャネルが出来て電流流れる 2004年9月 ｎ＋ チャネルが出来ず導通しない 新大 集積回路 34 フラッシュの記憶状態 ドレイン電流（Ｉｄ） （ドレイン電圧 Ｖｄ＝一定） Ｖｄ （ａ）初期状態 （ｂ）書き込み状態 シフト Ｖｃｇ ０ １Ｖ ５Ｖ 制御ゲート電圧（Ｖｃｇ） Ｉｄ Ｖｓ 制御ｹﾞｰﾄからみたしきい値を変化させて データを記憶する 2004年9月 新大 集積回路 35 Die Photomicrograph of 32Mb Flash EEPROM 64KB S/A I/O Buffer Address Buffer Boot Block Charge Pump 4Mb Sub-Array Die Size: 10.14 x 4.54=46.04mm2 2004年9月 新大 集積回路 36 講義の内容 １.序（半導体メモリの分類等） ２.DRAM（汎用DRAM、混載用DRAM） ３.SRAM（汎用SRAM、RBCセル） ４.フラッシュメモリ（NOR、NAND） ５.FeRAM ６.MRAM ７.結論 2004年9月 新大 集積回路 37 NANDフラッシュのメモリセルと等価回路 ビット線コンタクト 選択ゲート 制御ゲート ドレイン/ソース側に 選択トランジスタを持つ 直列接続の二層ゲート トランジスタ 浮遊ゲート ソース線 2004年9月 新大 集積回路 38 10.000mm 256M-NAND型ﾌﾗｯｼｭのﾁｯﾌﾟ写真 12.976mm 2004年9月 新大 集積回路 39 256M NAND型フラッシュの仕様 書き込み単位 528バイト 読み出し単位 528バイト 消去単位 16kバイト 入出力サイクルタイム 50ns 書き込み時間 200μs/528バイト 読み出し時間 25μs/528バイト 消去時間 2ms/16kバイト 電源電圧 2.7V～3.6V 消費電流 10mA 2004年9月 新大 集積回路 読出し性能よりも コスト （ページ読み出しで 転送レート確保） 40 NANDは大容量化に適している メモリセルが小さい 縦横の線の交差点がメモリセルとなる単 純な構造のためメモリセルを小さく作る ことができる 2004年9月 新大 集積回路 41 NAND型メモリセル平面図 選択ゲート線 ワード線(16本) アクティブ領域 素子分離領域 (STI) NORのセル ビット線コンタクト 特徴 ⇒ ・構成が極めて簡単 ・コンタクト数が少ない 2004年9月 新大 集積回路 ソース線コンタクト 微細化が容易 42 NAND型メモリセル断面図(BL方向) ワード線(16本) A’ A ビット線 A A’ ワード線(16本) 選択ゲート線 2004年9月 選択ゲート線 新大 集積回路 43 NAND型メモリセル断面図(WL方向) 2nd-フローティングゲート(FG) ワード線 B 1st-FG B’ ワード線 (16本) Si 素子分離領域 (STI) B 2004年9月 新大 集積回路 B’ 44 素子分離技術の改良 従来 (LOCOS) 新技術 (Shallow Trench Isolation) 1st FG 2F F 2F 2nd FG 1.2F F 1.2F BL-pitch：73% 2004年9月 新大 集積回路 45 メモリセル断面構造(256M-NAND) WL STI 0.3μm 0.25μm 2004年9月 Cell size : 0.29μm2 新大 集積回路 46 NANDフラッシュの読み出し セル電流 ４．５V ４．５V ４．５V “１”セルのセル電流 “１” ４．５V “０” ０V ４．５V ４．５V ０V ゲート電圧 2004年9月 ４．５V 新大 集積回路 47 NANDの読み出し メモリの読み出し電流 メモリセル 多数のメモリセルが直列に接続されているので、メモリの 読み出し電流が少ない。 多数のメモリセルを同時に読み出すことで、高速なデータ 転送を実現。 2004年9月 新大 集積回路 48 NANDの読み出し方法 CLE ALE WE 50ns RE Data Busy コマンド 25μs アドレス 528バイトデータ出力 ページモード導入により転送レート上げる ･･･まとまった量のデータ出し入れに最適 →ファイルストレージ･･･ 2004年9月 新大 集積回路 49 NAND型メモリの書込み・消去の原理 書込み CG 消去 CG 18V FG FG 20V (p-well) 0V “1” “0” 0V 0V セルのしきい値電圧 2004年9月 0V 新大 集積回路 セルのしきい値電圧 50 書込み動作時の印加バイアス NAND CG FG 0V NOR CG 18V 10V FG 0V 0V 5V NAND ：ソース・ドレイン間電位差なし ゲート長の縮小が可能 2004年9月 新大 集積回路 51 書込み動作時の消費電流 NAND CG FG 0V NOR CG 18V 10V FG 0V 0V 5V 消費電流：大 NAND：低消費電力(記憶に必要な電荷しか流れない) 大量データの一括書込みが可能 高速書込み(ページモード） を実現 2004年9月 新大 集積回路 52 NANDの書き込み方法 CLE ALE WE 50ns アドレス 528バイトデータロード コマンド コマンド Data 200μs Busy 2004年9月 新大 集積回路 53 NANDフラッシュの書き込み 書き込み禁止 ＢＬ＝３．３Ｖ １８Ｖ 書き込み ＢＬ＝０Ｖ ０Ｖ ＳＳＬ Ｖｃｃ ０Ｖ 書き込みセル １０Ｖ Ｖpass Ｖpgm ０Ｖ １８Ｖ ０Ｖ １８Ｖ ０Ｖ １０Ｖ Ｖpass ８Ｖ ８Ｖ ０Ｖ 書き込み禁止セル ＧＳＬ ０Ｖ ０Ｖ 2004年9月 新大 集積回路 54 メモリセル面積の縮小 10 LOCOS SA-STI MLC SA-STI Cell Size ( um2 ) 1 0.25um Multi Level Cell 0.1 0.175um 0.13um 0.01 ‘93 ‘94 ‘95 ‘96 ‘97 ‘98 ‘99 ‘00 ‘01 ‘02 ‘03 ‘04 Start of Mass Production 2004年9月 新大 集積回路 55 NAND Flash Memory ロードマップ 4Gbit MLC MLC Technology 2Gbit MLC MLC : Multi Level Cell MLC NAND 1Gbit MLC 2Gb SLC Capacity 0.10um 1Gb SLC SLC NAND 0.13um 512Mb SLC 0.16um 0.25um 128Mb SLC 0.4um 1996 2004年9月 1997 Large Capacity 1998 1999 2000 Year 2001 新大 集積回路 2002 2003 2004 56 NAND Flash Card Line Industrial Use Up Digital Consumer Smart MediaTM SD Card Multi Media Compact Card FlashTM ~128MB Thin ! Lowest Cost ~128MB ~64MB ~1GB Small Secured Small Thin Mid Capacity Compact ATA Card NAND Flash Drive ~2GB ~2GB Large Capacity Large Capacity PC Card Compatible w/ HDD NAND + Controller NAND No controller inside Digital Camera MP3 , IC Recorder 2004年9月 Mobile Phone PDA Note PC Digital CAM Coder 新大 集積回路 Car NAVI Networking Server FA Robot ATM / CD POS System 57 シリコンオーディオ市場動向 市場規模 1999年 MP３プレーヤの市場導入を契機に 年率 72% の成長が期待される ・ｼﾘｺﾝｵｰﾃﾞｨｵ台数 : 270万台 ／ 2000年 1000万台 ／ 2003年 ( ｿｰｽ ： 野村証券金融研究所) ■ CD並の音質を1分/1メガバイトで実現 MP3 / AAC / Twin VQ / Atrack3等の圧縮技術 64Mﾊﾞｲﾄで1時間録音再生 ■ ｲﾝﾀｰﾈｯﾄ配信 / CDからのRipping Kiosk端末等からのダウンロード ページプログラムによる高速書込み ■ 音楽著作権に対応 メモリースティック / SDカード / ID付きSmartMedia 58 その他の市場動向 TV ゲーム ■ ｲﾝﾀｰﾈｯﾄ通信等の高機能化によるﾃﾞｼﾞﾀﾙｺﾝﾃﾝﾂ等の格納 大容量ﾌﾗｯｼｭﾒﾓﾘの搭載 Set Top Box ■ ｱﾌﾟﾘｹｰｼｮﾝｿﾌﾄ、ﾃﾞｼﾞﾀﾙｺﾝﾃﾝﾂ等の格納 大容量ﾌﾗｯｼｭﾒﾓﾘの搭載 携帯電話 ■ データ転送速度の大幅向上 (exp.CDMA2000,WCDMA) 静止画/動画、デジタルコンテンツ等の本格通信始まる データ格納先として大容量ﾌﾗｯｼｭ / ﾘﾑｰﾊﾞﾌﾞﾙﾒﾃﾞｨｱの搭載 59 講義の内容 １.序（半導体メモリの分類等） ２.DRAM（汎用DRAM、混載用DRAM） ３.SRAM（汎用SRAM、RBCセル） ４.フラッシュメモリ（NOR、NAND） ５.FeRAM ６.MRAM ７.結論 2004年9月 新大 集積回路 60 ＦｅＲＡＭとＤＲＡＭのメモリセル構成 セル構造 ﾋﾞｯﾄ線 ﾋﾞｯﾄ線 ﾜｰﾄﾞ線 常誘電体を 使用したｷｬﾊﾟｼﾀ ﾜｰﾄﾞ線 ﾌﾟﾚｰﾄ電極 （一定電位） 使用したｷｬﾊﾟｼﾀ ﾌﾟﾚｰﾄ電極 （ﾊﾟﾙｽ駆動） ＦｅＲＡＭ ＤＲＡＭ 2004年9月 強誘電体を 新大 集積回路 61 Ｖ PZ T -3 -2 電荷量 (μC/cm2) 強誘電体結晶構造と電気特性 -1 30 20 ”１” 残留分極 10 0 1 -1 0 -2 0 -3 0 2004年9月 新大 集積回路 2 3 印加電圧(V) ”０” 62 平面型キャパシタ型メモリセルの断面図 強誘電キャパシタ 下部電極 兼 プレート線 2004年9月 新大 集積回路 63 講義の内容 １.序（半導体メモリの分類等） ２.DRAM（汎用DRAM、混載用DRAM） ３.SRAM（汎用SRAM、RBCセル） ４.フラッシュメモリ（NOR、NAND） ５.FeRAM ６.MRAM ７.結論 2004年9月 新大 集積回路 64 MRAMセルの構造 MRAMとは・・・ 従来の半導体メモリとは異なり、 HDDと同様の磁性（スピン）原理で“1/0”を記憶する ワード線 ワード線 ワード線 ビット線 ビット線 MTJ素子 （Magnetic Tunneling Junction） MRAM ： MTJ素子をメモリセルに利用したMagnetic Random Access Memory （MTJ素子は直交する2つの金属配線間に配置） 2004年9月 新大 集積回路 65 MRAMセルの動作原理 書き込み 読み出し 電流 自由層（強磁性層） 発生磁場 “0”データ MTJ “0” 固定層（強磁性層） ＋ － 低抵抗状態（“0”データ） 電流 “1”データ “1” ＋ － 高抵抗 状態（“1”データ） 2004年9月 新大 集積回路 66 TMR(Tunnel MagnetoResistance)効果 反平行状態 自由層 トンネル絶縁膜 e MTJ 固定層 2004年9月 新大 集積回路 5 67 メモリセルの選択方法 選択ワード線 選択ビット線 読み出し 書き込み 選択MTJ TMR効果 1.5 Hy 45 % 1.4 t Al =0.8 Anti parallel nm Resistance RA= 1.3 1.2 0.8 k Ωμ m - 600 H2 2 “0” H1 HK HX 2 1.1 1 “1” Hk2/3=Hy2/3 +Hx2/3 parallel - 400 - 200 Switching threshold 0 200 400 600 H ( Oe ) 2004年9月 新大 集積回路 68 読み出しセルの選択(Tr型) MTJ CMOS Cross section 2004年9月 新大 集積回路 69 MRAMの特徴とターゲット 1 Mobile/PDA-work memory etc. Cycle time／ｎｓ-1 10-2 MRAM 10-4 Flash FeRAM 10-6 Mobile phone 10-8 102 2004年9月 106 1010 1014 Endurance 新大 集積回路 1018 70 MRAMの特徴と克服すべき課題 MTJ 特徴（長所） 書き換え回数無制限 & 高速Read/Write → Non-volatile ”RAM” 電流書き込み型 → 低電圧化 積層容易性 → 大容量化 選択トランジスタ削除（クロスポイント型)可能 → 大容量化 混載容易性 課題 書き込み電流の低減 “1/0”信号差増大= MR比向上によるS/N比改善 素子微細化に伴う課題（書き込み電流） 量産性などの検討 Possibly not necessary 2004年9月 新大 集積回路 71 不揮発メモリ市場の拡大 MRAM application Volatile RAM Volatile Non volatile RAM RAM Instant on DRAM SRAM Set Top Box Non-volatality PDA Non-volatile RAM Low power Moblie phone ROM Flash Memory EPROM MaskROM Instant on PC Mobile AV High rate Digital video High data transfer Digital camera High performance storage ROM future present 2004年9月 新大 集積回路 72 講義の内容 １.序（半導体メモリの分類等） ２.DRAM（汎用DRAM、混載用DRAM） ３.SRAM（汎用SRAM、RBCセル） ４.フラッシュメモリ（NOR、NAND） ５.FeRAM ６.MRAM ７.結論 2004年9月 新大 集積回路 73 結論 代表的な半導体メモリの特徴 汎用ＤＲＡＭ：大容量、低価格、揮発性 汎用ＳＲＡＭ：高速、揮発性 ＮＡＮＤ型フラッシュメモリ： 大容量、低価格、不揮発性 FeRAM：高速、不揮発性 MRAM：高速、不揮発性 特徴を生かした市場を形成 2004年9月 新大 集積回路 74
© Copyright 2024 ExpyDoc
