Silicon On

Silicon On Insulator(SOI)検出器における
エレクトロニクスの放射線耐性の研究
2007年3月25日春季大会
筑波大学望月亜衣
他SOIグループ
 SOIデバイスの特徴
 照射実験
 Transistor TEG chip
 放射線の影響
 結果
 まとめ
Silicon On Insulator Device
Bulk CMOS
source
SOI CMOS
gate
Si-substrate
SOI構造の特徴
drain
source
SiO2
反転層
空乏領域*
gate
drain
buried oxide(BOX)
Si-substrate
*全領域が空乏化するFully Depleted(FD) を使用

埋め込み酸化膜(BOX)で回路部分と基板を分離

完全分離構造
latch upを抑制
低接合容量
高速動作、低消費電力
放射線によりBOX層が帯電⇒放射線耐性の評価が必要


基板をセンサー（高抵抗Si）にしたSOI回路（top Siは通常抵抗）
2/11
は、低物質量のピクセル検出器として有望
tr TEG(Test Element Groups) chip
<NMOS transistor回路図>
Vd、Id
Vg
transistor の種類(Float&Body-Tie)
Tr Type
High Vth
Low Vth
I/O
Vth
0.35 V
0.18 V
0.45 V
Gate TOX
2.5 nm
2.5 nm
5.0 nm
Gate L/W
(um)
0.14/300
0.30/600
0.50/1000
0.14/300
0.30/600
0.50/1000
0.30/600
0.50/1000
Vｓ Vds=0.5Vに固定し、
Vgsを変化させIdを測定
S
trTEG (64Trで構成)
⇒セレクター
D
L
W
3/11
MOS Tr 特性（VT,gm,Leak currentの定義）
<①threshold voltage : Vt>
強反転領域を直線でfitし、
Id=0となるVgsをVT [V]
Id
y  0.02057x  0.006454
<②相互コンダクタンス : gm>
ゲート電圧に加えた小信号を
ドレイン電流に変換する効率
gm 
Vgｓ
I
V
d
gs
直線の傾き [S]
<③Leak current>
Vgs=0でのId [A]
4/11
照射実験
センサー部と読み出し回路部を一体化したSOIデバイスを
開発している（KEK・沖電気・JAXA・筑波大）。
読み出し回路に用いるトランジスタの放射線耐性を評価し、
sLHC等で使用可能か検討する。
照射テスト(2006年10月１６日)


東北大学サイクロトロン
70MeVのprotonを照射
放射線量
1MeV n換算/cm2
8.2 10
15 10
4610
14
14
14
sLHC
R~20cm
での放射線量
～10E*14
5/11
放射線による影響
PMOSは放射線による損傷が大きかったため、
今回はNMOSのみの評価を行った。
gate
+++++
source
drain
+++++
buried oxide
Backgate
未照射
照射
si- substrate
放射線を受けると酸化膜に正電荷
が蓄積し、Tr特性を変化させる
（SiO2が近接するSOIでは影響大）
(1) threshold voltageのシフト
(2) Leak currentの増加
Backgate 電圧を調整することで
電荷の影響を除去できるか？ 6/11
結果① floatとbody-tieの違い
body-tie
gate
Bodyからも端子を出し
外部でSourceと接続
L/W=0.14/300
Low Vth Tr
8E14
Source body Drain
BOX
Si-substrate
L/W=0.3/600
I/O Tr
L/W=0.14/300
High Vth Tr
8E14
8E14
floatとbody-tieの違いは小さい（FD-SOIの特徴）
7/11
結果② VTシフトとVｂackgateによる補正
Low Vth Tr 0 -10 -20 -30
照射VBG
8E14
Low Vth Tr
未照射
46E14
15E14
8E14
Backgate 電圧によりVTが変化
⊿VT=VT (未照射)ーVT （照射，VBG)
Backgate ~ －20Vで
照射によるVTシフトを補正
HighVT Tr：－30~40V
I/O Tr:<~－40V
8/11
結果③ LeakageとVｂackgateによる補正
L/W=0.5/1000
照射をすると
Leak currentは増加。
その後、
照射量に依らず一定。
HighVT Tr
46E14
15E14
8E14
Backgate 電圧 ~ －40Vで
照射量46E14でも未照射レ
ベルのLeakageに戻る
未照射
LowVT TrやI/O Trの結果
もほぼ同様
9/11
結果④ 相互コンダクタンス gm
gmのgate長による違い（照射前後）
LowVT Tr
HighVT Tr
未照射
46E14
15E14
8E14
I/O Tr
照射前後でgmに大きな変化はみら
れない。
I/Oには46E14に影響が見られる。
これは、放射線により周辺の回路
が損傷を受けたためだと考えられる。
⇒再測定で詳細を調べる
10/11
まとめ








今回46E*14(1Mev n換算/cm2)までの照射実験を行った。
放射線照射によりSOI transistor特性は
Threshold Voltageが負のほうにシフトする。
Leak currentが増加（NMOSの場合）する。
相互コンダクタンスgmはあまり影響をうけない。
放射線よる影響は酸化膜に蓄積した正電荷によるものなので
Backgate 電圧で特性を回復することができる。
Threshold Voltage シフト : VBG ~ －（20～４０）V
Leak current : VBG ~ ー40V
今後の予定
新サンプルを照射して、より詳細に特性変化を調べる
11/11
back up
12/11
13/11
測定
HP4145A
半導体パラメータアナラザー
14/11
transistor TEG chip
Base Logic
High Vth
電源電圧Vdd(V)
Low Vth
I/O
1.0
1.0
1.5
0.15/300
0.30/600
0.50/1000
0.15/300
0.30/600
0.50/1000
0.30/600
0.50/1000
Gate Oxide
(nm)
2.5
2.5
5.0
Threshold
Voltage Vth(V)
0.35
0.18
0.45
Gate
Length/Width
(um)
gate
Source
L
W
Drain
15/11
SOI transistor structures
(1)Fully Depleted transistor (FD)
(2)Partially Depleted transistor (PD)
16/11
SOI CMOS
17/11
transistor TEG chip
L=0.15 L=0.30 L=0.50
L=0.30
L=0.50(um)
W=300 W=600 W=1000
W=600
W=1000
18/11
threshold shift : Hvt,IO
8E14 L/W=0.5/1000
HighVT Tr
I/O Tr
46E14
15E14
8E14
46E14
15E14
8E14
19/11
threshold shift
HighVT Tr
L/W=0.3/600
LowVT Tr
46E14
15E14
8E14
IO Tr
20/11
threshold shift
L/W=0.14/300
LowVT Tr
46E14
15E14
8E14
HighVT Tr
21/11
Leak current : Lvt,IO
8E14 L/W=0.5/1000
I/O Tr
LowVT Tr
未照射
未照射
22/11
LowVT Tr
Leak current
L/W=0.3/600
HighVT Tr
IO Tr
23/11
結果② transistorのsizeによる違い*
Low Vth Tr
8E14
High Vth Tr
8E14
Lvt,Hvt ⇒ L/W=0.14/300 はLeakageが大きい
L/W=0.3/600 と0.5/1000 には大きな違いはない
I/O Tr
8E14
IO ⇒ L/W=0.3/600と0.5/1000でLeakageに
差がみられる
*セレクター回路のミスにより、一部は4つの
Trが並列につながっている（Idは1/4にした）
結果の違いは、単独と４つつながったグルー
プ間で見られる。
24/11
⇒新サンプルで再測定が必要
result(3) 相互コンダクタンスgm
照射によってgmの大きな変化は見られない
25/11
Gate
Back Gate
<NMOS>
Source
p+
Drain
Cox
n+
p+
tox
n+
++++
buried oxide
p- substrate
Back gate Bias
26/11
SOI Pixel検出器の特徴
☆センサー部分とエレクトロニクス部で抵抗値の違うウエハーを
選択できる
⇒・Full depletionによる高い電荷収集効率
・Monolithic Pixelとして理想的
☆センサーとの接続部の浮遊容量が少なくS/Nがよい
⇒ノイズが少ない
☆回路が高速、低消費電力、No latch up、Low Leak Current
☆放射線に強く、高温でも動作
⇒Super LHCの検出器として有望!!
27/11
ｇｍはgate長が短いと小さくなる傾向
にある。←それはうそ。W/Lを一定にしたのはｇｍが
変わらないようにするため
gm=μCox(W/L)・(Vgs-Vt)
Coxの違いでIOのｇｍが小さい。0.2だけ小さいのは
４つ組の影響かも？
Source
gate
W
Drain
L
28/11
<NMOS>
gate
SiO2
N
－
＋
－
＋
P
－
＋
BOX
N
－
＋
－
＋
放射線を受ける
と酸化膜に＋の
電荷が貯まる
n-bulk
backgate
29/11
Floating Body & Body-Tie
30/11

Download Report