LC72146M LC72146V

注文コードNo.
N 4922E
半導体ニューズNo.4922Dとさしかえてください。
LC72146M
LC72146V
CMOS LSI
電子同調用PLL周波数シンセサイザ
カーステレオ電子同調用PLL周波数シンセサイザLSIであり、VHF・MWおよびLW帯の高性能、高機能、電子同
調システムを構成できる。
機能・高速プログラマブル・ディバイダ
・FMIN ：10∼160MHz ・・・・パルススワロー方式
・AMIN ：0.5∼40MHz ・・・・パルススワローおよび直接分周方式
・汎用カウンタ
・HCTR ：0.4∼25.0MHz ・・・周波数測定
・LCTR ：10∼500kHz ・・・・周波数測定
1.0∼20×103Hz・・・周期測定
・基準周波数：12種類選択可能（水晶振動子；7.2MHzまたは4.5MHz）
100, 50, 30, 25, 12.5, 6.25, 3.125, 10, 9, 3, 5, 1kHz
次ページへ続く。
外形図 3112［LC72146M］
（unit：mm）
SANYO：MFP24S
外形図 3175B［LC72146V］
（unit：mm）
本書記載の製品は、極めて高度の信頼性を
要する用途（生命維持装置、航空機のコント
ロールシステム等、多大な人的・物的損害
を及ぼす恐れのある用途）に対応する仕様に
はなっておりません。そのような場合には、
あらかじめ三洋電機販売窓口までご相談下
さい。
本書記載の規格値(最大定格、動作条件範囲
等) を瞬時たりとも越えて使用し、その結果
発生した機器の欠陥について、弊社は責任
を負いません。
SANYO：SSOP24
・CCBは、登録商標です。
・CCBは、三洋電機のオリジナル・バス・フォーマットであり、バスのアドレスは全て三洋電機が管理しています。
〒370-0596 群馬県邑楽郡大泉町坂田一丁目1番1号
N2700TS APS SSOP追 B8-4782/90296TS 一部変/52295HK DIP追 B8-2160/D2194TH寿 B8-1827/92694TH寿◎金子 No.4922-1/21
33006HK IM 保廃除 B8-4782/
LC72146M, 72146V
前ページから続く
・位相比較器
・不感帯制御可能
・アンロック検出回路
・高速ロックアップ用サブチャージポンプ
・デッドロッククリア回路
・データ入出力はCCBインタフェース
・パワーオン・リセット回路内蔵
・アクティブL.P.F用 MOSTr内蔵
・入出力ポート………汎用I／O：5本
・入力：7本（max）
・出力：7本（max／Nch；4本, CMOS；3本）
・時計用タイムベース出力可能（8Hz）
・動作範囲
・電源電圧：4.5∼5.5V
・動作温度：−40∼＋85℃
・パッケージ
・DIP24S, MFP24S, SSOP24
絶対最大定格／Ta＝25℃,VSS＝0V
最大電源電圧
VDD max
最大入力電圧
VIN1 max
VIN2 max
最大出力電圧
最大出力電流
許容消費電力
動作周囲温度
保存周囲温度
VDD
CE, CL, DI
XIN, FMIN, AIN, AMIN,
HCTR/I-6, LCTR/I-7, I/O-4, I/O-5
VIIN3 max I/O-1∼I/O-3
VO1 max
DO
VO2 max
XOUT, I/O-4, I/O-5, O-6, PD0,
PD1, AIN
VO3 max
I/O-1∼I/O-3, AOUT, O-7
IO1 max
I/O-4, I/O-5, O-6, O-7
IO2 max
DO, AOUT
IO3 max
I/O-1∼I/O-3
Pd max
（Ta≦85℃）MFP24S
（Ta≦85℃）SSOP24
Topr
Tstg
−0.3∼＋7.0
−0.3∼＋7.0
−0.3∼VDD＋0.3
unit
V
V
V
−0.3∼＋15
−0.3∼＋7.0
−0.3∼VDD＋0.3
V
V
V
−0.3∼＋15
0∼3.0
0∼6.0
0∼10
220
150
−40∼＋85
−55∼＋125
許容動作範囲／Ta＝−40∼＋85℃, VSS＝0V
min
電源電圧
VDD1
VDD
4.5
VDD2
VDD；シリアルデータ保持電圧
2.0
入力「H」レベル電圧 VIH1
CE, CL, DI, I/O-1∼I/O-3
2.2
VIH2
I/O-4∼IO-5, HCTR/I-6, LCTR/I-7
2.2
入力「L」レベル電圧 VIL1
CE, CL, DI, I/O-1∼I/O-5, HCTR/I-6,
0
LCTR/I-7
入力「H」レベル電圧 VIH2
LCTR／I-7；パルス波注1
2.2
入力「L」レベル電圧 VIL2
LCTR／I-7；パルス波注1
0
出力電圧
VO1
DO
0
VO2
I／O-1∼I／0-3, AOUT, O-7
0
入力周波数
fIN1
XIN；正弦波, 容量結合
1.0
fIN2
FMIN；正弦波, 容量結合
10
fIN3
AMIN；正弦波, 容量結合
0.5
fIN4
HCTR/I-6；正弦波, 容量結合
0.4
fIN5
LCTR/I-7；正弦波, 容量結合
10
fIN6
LCTR/I-7；パルス波, DC結合注1
1.0
typ
V
mA
mA
mA
mW
mW
℃
℃
max
5.5
6.5
VDD
0.8
unit
V
V
V
V
V
VDD
V
0.8
V
6.5
V
13
V
8.0
MHz
160
MHz
40
MHz
25
MHz
500
kHz
20×103
Hz
次ページへ続く。
No.4922-2/21
LC72146M, 72146V
前ページから続く。
発振保証水晶振動子
入力振幅
X'tal
VIN1
VIN2-1
VIN2-2
XIN, XOUT 注2
XIN
FMIN；50≦f＜130MHz 注3
FMIN；10≦f＜50MHz 注3
130≦f＜160MHz
AMIN；2≦f＜25MHz 注3
AMIN；25≦f＜40MHz 注3
AMIN；0.5≦f＜2.5MHz 注3
AMIN；2.5≦f＜10MHz 注3
HCTR/I-6；0.4≦f＜25MHz 注4
HCTR/I-6；8≦f＜12MHz 注5
LCTR/I-7；10≦f＜400MHz 注4
LCTR/I-7；400≦f＜500MHz 注4
LCTR/I-7；400≦f＜500MHz 注5
DI, CL 注6
DI, CL 注6
CL 注6
CL 注6
CE, CL 注6
CL, CE 注6
CE, CL 注6
注6
DO, CL プルアップ抵抗の値によって
min
4.0
200
40
70
typ
VIN3-1
40
VIN3-2
70
VIN3-3
40
VIN3-4
70
VIN4-1
40
VIN4-2
70
VIN5-1
40
VIN5-2
20
VIN5-3
70
データセットアップ時間 tSU
0.45
データホールド時間
tHD
0.45
クロック「L」レベル時間 tCL
0.45
クロック「H」レベル時間 tCH
0.45
CEウエイト時間
tEL
0.45
CEセットアップ時間
tES
0.45
CEホールド時間
tEH
0.45
データラッチ変化時間 tLC
データ出力時間
tDC
注1：周期測定
注2：水晶振動子の推奨CI値：CI≦120Ω（4.5MHz）
、CI≦70Ω（7.2MHz）
注3：プログラマブルディバイダの構成参照
注4：シリアルデータ：CTC＝0
注5：シリアルデータ：CTC＝1
注6：シリアルデータのタイミング参照
電気的特性／Ta＝−40∼＋85℃, VSS＝0V
内蔵帰還抵抗
Rf1
Rf2
Rf3
Rf4
Rf5
サブチャージポンプ
R1S
内蔵抵抗
ヒステリシス幅
VHIS
出力「H」レベル電圧 VOH1
〔
出力「L」レベル電圧
VOH2
VOL1
VOL2
VOL3
VOL4
VOL5
unit
MHz
mVrms
mVrms
mVrms
1500
1500
1500
1500
1500
1500
1500
1500
1500
mVrms
mVrms
mVrms
mVrms
mVrms
mVrms
mVrms
mVrms
mVrms
μs
μs
μs
μs
μs
μs
μs
μs
μs
0.45
0.2
min
typ
1.0
500
500
250
250
100
CE, CL, DI, LCTR/I-7
PD0, PD1, I/O-4, I/O-5, O-6；
IO＝0.5mA
VDD−0.5
IO＝1mA
VDD−1.0
IO＝2mA
VDD−2.0
AIN；IO＝1mA
VDD−0.6 VDD−0.3
PD0, PD1, I/O-4, I/O-5, O-6, O-7；
IO＝0.5mA
IO＝1mA
IO＝2mA
AIN；IO＝1mA
I/O-1∼I/O-3；
IO＝1mA
IO＝2.5mA
IO＝5mA
IO＝9mA
DO；IO＝5mA
AOUT；IO＝1mA, AIN＝1.3V
0.1VDD
XIN
FMIN
AMIN
HCTR/I-6
LCTR/I-7
AIN
max
8.0
1500
1500
1500
max
unit
MΩ
kΩ
kΩ
kΩ
kΩ
Ω
V
V
V
V
V
0.3
0.5
1.0
2.0
0.6
V
V
V
V
0.2
V
0.5
V
1.0
V
1.8
V
1.0
V
0.5
V
次ページへ続く。
No.4922-3/21
LC72146M, 72146V
前ページから続く。
min
入力「H」レベル電流
入力「L」レベル電流
出力オフリーク電流
〔「H」レベル3ステート
オフリーク電流
「L」レベル3ステート
〔オフリーク電流
〔
入力容量
ブルダウントランジスタ
オン抵抗
電源電流
IIH1
IIH2
IIH3
IIH4
IIH5
IIH6
IIL1
IIL2
IIL3
IIL4
IIL5
IIL6
IOFF1
IOFF2
IOFFH
CE, CL, DI；VI＝6.5V
I/O-1∼IO-3；VI＝13V
I/O-4, I/O-5, HCTR/I-6, LCTR/I-7；
VI＝VDD
XIN；VI＝VDD
FMIN, AMIN；VI＝VDD
HCTR/I-6, LCTR/I-7；VI＝VDD
CE, CL, DI；VI＝0V
I/O-1∼I/O-5；VI＝0V
HCTR/I-6, LCTR/I-7；VI＝0V
XIN；VI＝0V
FMIN,AMIN；VI＝0V
HCTR/I-6, LCTR/I-7；VI＝0V
I/O-1∼I/O-3, AOUT, O-7；VO＝13V
DO；VO＝6.5V
PD0, PD1, AIN；VO＝VDD
IOFFL
PD0, PD1, AIN；VO＝0V
CIN
Rpd1
Rpd2
IDD1
FMIN
FMIN
AMIN
VDD；X'tal＝7.2MHz, fIN2＝160MHz,
VIN2＝70mVrms, fIN4＝25MHz,
VIN4＝40mVrms
VDD；PLL部分停止（PLL INHIBIT）,
X'tal OSC動作（X'tal＝7.2MHz）
VDD；PLL部分停止, X'tal OSC停止
IDD2
IDD3
typ
max
5.0
5.0
unit
μA
μA
0.01
5.0
11
22
44
5.0
5.0
5.0
11
22
44
5.0
5.0
200
μA
μA
μA
μA
μA
μA
μA
μA
μA
μA
μA
μA
nA
0.01
200
nA
6
200
200
10
600
600
15
pF
kΩ
kΩ
mA
0.5
1.5
mA
10
μA
2.0
4.0
8.0
2.0
4.0
8.0
80
80
XIN
VSS
AOUT
AIN
PD0
PD1
VSS
FMIN
AMIN
VDD
HCTR／I−6
LCTR／I−7
ピン配置図
24
23
22
21
20
19
18
17
16
15
14
13
LC72146M,72146V
2
3
4
5
6
7
8
9
10
11
12
XOUT
CE
DI
CL
DO
O−7
O−6
I／O−5
I／O−4
I／O−3
I／O−2
I／O−1
Top View
1
No.4922-4/21
LC72146M, 72146V
ブロック図
19 PD1
XIN 24
REFERENCE
DIVIDER
PHASE DETECTOR
CHARGE PUMP
20 PD0
XOUT 1
FMIN 17
SWALLOW COUNTER
1／16, 1／17, 4bits
14 HCTR／I−5
12bits PROGRAMMABLE
DIVIDER
13 LCTR／I−7
VSS 18
AMIN 16
CE 2
DI 3
UNIVERSAL
COUNTER
CCB
I／F
21 AIN
DATA SHIFT REGISTER
LATCH
CL 4
22 AOUT
DO 5
VDD 15
POWER
ON
RESET
VSS 23
12
11
10
9
8
I／O-1 I／O-2 I／O-3 I／O-4 I／O-5
7
6
O-5
O-7
No.4922-5/21
LC72146M, 72146V
端子説明
端子記号
端子番号
XIN
XOUT
24
1
X'tal OSC
・水晶振動子接続。
（7.2MHzまたは4.5MHz）
FMIN
17
局部発振
信号入力
・シリアルデータ入力：DVS＝1を設定する
と、FMINが選択される。
・入力周波数は、10∼160MHz。
・信号は、直接スワローカウンタへ伝達さ
れる。
・設定可能分周数は、272∼65535である。
AMIN
16
局部発振
信号入力
・シリアルデータ入力：DVS＝0を設定する
と、AMINが選択される。
・シリアルデータ入力：SNS＝1を設定した
場合。
・入力周波数は、2∼40MHz。
・信号は、直接スワローカウンタへ伝達
される。
・設定可能分周数は、272∼65535である。
・シリアルデータ入力：SNS＝0を設定した
場合。
・入力周波数は、0.5∼10MHz。
・信号は、直接12bitsプログラマブルデ
ィバイダへ伝達される。
・設定可能分周数は、4∼4095である。
CE
2
チップ
イネーブル
・LC72146へのシリアルデータ入力（DI）
時や、シリアルデータ出力（DO）時に、
ハイレベルとする端子である。
クロック
・LC72146へのシリアルデータ入力（DI）
時や、シリアルデータ出力（DO）時に、
データと同期を取るクロックである。
CL
DI
4
3
内容
入力データ
端子機能
・コントロールからLC72146へ転送される
シリアルデータの入力端子である。
DO
5
出力データ
・LC72146からコントローラへ転送される
シリアルデータの出力端子である。
VDD
15
電源
・LC72146の電源端子である。PLL動作時
には4.5∼5.5Vを供給する。
・電源投入時には、パワーオン・リセット
回路が動作する。
VSS
18
23
グランド
・LC72146のグランド端子である。
端子形式
S
S
S
次ページへ続く。
No.4922-6/21
LC72146M, 72146V
前ページから続く。
端子記号
端子番号
I/O-1
I/O-2
I/O-3
12
11
10
汎用入出力
ポート
・汎用入出力ポートである。
・出力は、オープンドレイン形式。
・パワーオン・リセット時は、入力ポート
となる。
・コントローラから転送されたシリアルデー
タ（I/O-1∼I/O-3）により出力ポートと
なる。
I/O-4
I/O-5
9
8
汎用入出力
ポート
・汎用入出力ポートである。
・出力は、コンプリメンタリ形式。
・パワーオン・リセット時は、入力ポート
となる。
・コントローラから転送されたシリアルデー
タ（I/O-4∼I/O-5）により出力ポートと
なる。
O-6
7
出力ポート
・シリアルデータ：OUT6をラッチし、O-6
に出力する。
O-7
6
出力ポート
・シリアルデータ：OUT7をラッチし、O-7
に出力する。
・TBC＝1の時は、タイムベース（8Hz）を
出力する。
・パワーオンリセット時は、オープンとな
る。
PD0
PD1
20
19
チャージ
ポンプ出力
・PLLのチャージポンプ出力端子である。
局部発振信号周波数をN分周した周波数
が、基準周波数よりも高い場合、PD0か
らは、ハイレベルが出力され、低い場合
は、ローレベルが出力される。一致した
場合は、ハイインピーダンス。
・PD1も同様な動作をする。
AIN
AOUT
21
22
L.P.F
アンプ用Tr
・PLLのアクティブローパスフィルタ用の
Nch MOSトランジスタである。
・内蔵サブチャージポンプと組み合わせて
高速ロックアップ回路が構成できる。
・詳細は、チャージポンプの構成の頁を参
照のこと。
内容
端子機能
端子形式
次ページへ続く。
No.4922-7/21
LC72146M, 72146V
前ページから続く。
端子記号
端子番号
HCTR/I-6
14
汎用
カウンタ
・シリアルデータ：CTS1＝1を設定すると、
HCTRが選択される。
・入力周波数は、0.4∼25MHz。
・信号は、内部で1/2分周器を介して汎
用カウンタへ伝達される。積算カウン
トも可能である。
・結果は、出力端子DOを通し、汎用カ
ウンタのMSBより出力される。
・詳細は、汎用カウンタの構成の頁を参
照のこと。
・シリアルデータ：H/I-6＝0が設定されて
いる場合。
・本端子は、入力ポートとなり、その内
容は、出力端子DOより出力される。
LCTR/I-7
13
汎用
カウンタ
・シリアルデータ：CTS1＝0を設定すると、
LCTRが選択される。
・この時、シリアルデータ：CTS0＝1を設
定した場合。
・周波数測定モードとなる。
・入力周波数は、10∼500kHz。
・信号は、内部の1/2分周器は介さず直
接汎用カウンタに伝達される。
・シリアルデータ：CTS0＝0を設定した場
合。
・周期測定モードとなる。
・入力周波数は、1Hz∼20kHz。
・測定周期は、1周期と2周期が選択可能
で、2周期を選択した場合は、入力周波
数は、2Hz∼40kHzとなる。
・結果は、出力端子DOを通し、汎用カ
ウンタのMSBより出力される。
・詳細は、汎用カウンタの構成の頁を参
照のこと。
・シリアルデータ：L/I-7＝0が設定されて
いる場合。
・本端子は、入力ポートとなり、その内
容は、出力端子DOより出力される。
内容
端子機能
端子形式
S
No.4922-8/21
（13）PD‐L
（15）TEST
（12）DZ‐C
（6）U‐CTR
（11）XTAL
（10）Unlock
（4）DO‐C
（9）U／I‐C
（8）O‐PORT
（14）TIME
t
（5）Don′
cara
（1）I／O‐C
SNS
DVS
PDC0
L／I‐7
IL0
GT0
GT1
CTS1
DLC
CTS0
TEST1
TEST2
CTE
TEST0
（6）U‐CTR
DT1
＊
DZ1
DZ0
t
（5）Don′
cara
DT0
（4）DO‐C
CTP
CTC
R3
XS
R2
R1
UL0
UL1
R0
ULD
（3）R‐CTR
P15
H／I‐6
PDC1
P14
OUT7
（2）PD‐C
P13
OUT6
IL1
P12
P9
P8
OUT5
（1）P‐CTR
P7
P6
P5
P4
P3
P2
P1
P0
P11
First Data In2
OUT4
1 0 0 1 0 0 1 0
P10
アドレス
OUT3
〔2〕IN2
OUT2
OUT1
TBC
＊
＊
I／O‐5
I／O‐4
I／O‐3
I／O‐2
I／O‐1
DI
＊
DI
t
（5）Don′
cara
LC72146M, 72146V
DI制御データ（シリアルデータ入力）の構成
〔1〕IN1
アドレス
0 0 0 1 0 0 1 0
First Data In1
No.4922-9/21
LC72146M, 72146V
制御データの説明
番号
制御部／データ
内容
関連データ
プログラマブル
ディバイダデータ
・プログラマブルディバイダの分周数を設定するデータである。
P15をMSBとするバイナリ値LSBは、DVS, SNSにより変わる。
P0∼P15
（1）
DVS
SNS
LSB
設定分周数（N）
1
＊
P0
272
∼ 65535
0
1
P0
272
∼ 65535
0
0
P4
4
∼
4095
※LSB：P4の場合、P0∼P3は無効
・プログラマブルディバイダへの信号入力端子（FMIN, AMIN）
選択と入力周波数範囲の切換えを行う。
DVS, SNS
DVS
SNS
入力端子
1
＊
FMIN
入力端子周波数範囲
10
∼ 160MHz
0
1
AMIN
2
∼ 40MHz
0
0
AMIN
0.5
∼ 10MHz
サブチャージポンプ・サブチャージポンプ制御データ。
制御データ
PDC1 PDC0
サブチャージポンプ状態
（2）
PDC0, PDC1
0
＊
ハイインピーダンス
1
1
チャージポンプ動作（常時）
1
0
チャージポンプ動作（アンロック時）
UL0, UL1, DLC
※サブチャージポンプは、L.P.Fアンプ用Trのゲートと接続さ
れている。PD0, PD1（メインチャージ）と組み合わせて高
速ロックアップ回路が構成できる。
・詳細は、チャージポンプの構成の頁を参照のこと。
リファレンス
ディバイダデータ
R0∼R3
（3）
・基準周波数（fref）の選択データである。
R3
R2
R1
R0
0
0
0
0
100
基準周波数
0
0
0
1
50
0
0
1
0
25
0
0
1
1
25
0
1
0
0
12.5
0
1
0
1
6.25
0
1
1
0
3.125
0
1
1
1
3.125
1
0
0
0
10
1
0
0
1
9
1
0
1
0
5
1
0
1
1
1
1
1
0
0
3
1
1
0
1
30
1
1
1
0
※PLL INHIBIT＋X'tal OSC STOP
1
1
1
1
※PLL INHIBIT
kHz
※PLL INHIBIT（バックアップモード）
プログラマブルディバイダ部は停止し、FMIN,AMIN端子とも
プルダウン状態（GND）、チャージポンプ出力はフローティ
ング状態になる。
次ページへ続く。
No.4922-10/21
LC72146M, 72146V
前ページから続く。
番号
制御部／データ
内容
関連データ
DO, I/O-5端子
・DO端子および I/O-5端子の出力を決定する。
コントロールデータ
ULD DT1 DT0
DO端子
I/O-5端子
ULD
DT0, DT1
IL0, IL1
0
0
0
アンロック
0
0
1
オープン
0
1
0
end-UC
0
1
1
IN（※1）
1
0
0
オープン
1
0
1
オープン
1
1
0
end-UC
1
1
1
IN（※1）
OUT5
（※2）
OUT5
アンロック
（※2）
I/O-1
I/O-2
I/O-5
end-UC：汎用カウンタのカウント終了
DO
（4）
開始
終了
（I‐1変化）
CE：Hi
A02691
※1
IL1
IL0
0
0
オープン
IN
0
1
I-1（端子状態）
1
0
I-2（端子状態）
1
1
I-1が変化すると、DO
はLOWとなる。注）
ただし、I/O-1,I/O-2端子が出力ポートとして指定されている場
合、IN→オープンである。
※2 I/O-5端子が入力ポートとして指定されている場合、無効
となる。
注）X'tal OSC STOP時は使用不可（DOは変化しない）
。
［基準周波数データ：R3＝R2＝R1＝1,R0＝0の場合］
（5）
＊
汎用カウンタ
制御データ
CTS0, CTS1
CTE
GT0, GT1
（6）
Don's Care
・汎用カウンタの入力端子（HCTR,LCTR）の選択を行う。
CTS1
CTS0
入力端子
測定モード
1
＊
HCTR
周波数
0
1
LCTR
周波数
0
0
LCTR
周期
・汎用カウンタの測定開始データ。
CTE＝1：カウントスタート
＝0：カウントリセット
・汎用カウンタの測定時間（周波数モード）および周期回数
（周期モード）を決定する。
GT1 GT0
CTP
CTC
周波数測定
測定時間
ウェイト時間
周期測定
0
0
4ms
3∼4ms
1周期
0
1
8
3∼4
1周期
1
0
32
7∼8
2周期
1
1
64
7∼8
2周期
H/I-6
L/I-7
・CTE＝0時の入力プルダウンをCTP＝1で禁止する。
※ウェイト時間：1∼2msとなる。
ただしCTE＝1とする前4ms以前にCTP＝1としておくこと。
・入力感度をCTC＝1で低下させる（感度10∼30mVrms）
次ページへ続く。
No.4922-11/21
LC72146M, 72146V
前ページから続く。
番号
制御部／データ
内容
関連データ
・入出力ポートのI/Oを指定するデータである。
（7）
入出力ポート
制御データ
I/O-1∼I/O-5
データ
I/O-1∼I/O-5
I/O-1∼I/O-5端
0
入力ポート
1
出力ポート
OUT1∼OUT5
ULD
※パワーオン・リセット時は、入力ポートとなる。
（8）
出力ポートデータ
OUT1∼OUT7
汎用カウンタ入力
制御データ
（9）
H/I-6, L/I-7
アンロック検出
データ
・出力ポートO-1∼O-7の出力を決定するデータである。
「データ」＝1：Open,High
＝0：Low
※入力ポートまたは、アンロック出力に指定されている場合
は、無効。
I/O-1∼I/O-5
ULD
・汎用カウンタ端子を入力ポート化するデータである。
CTS0
CTS1
H/I-6＝0：I-6（入力ポート）
＝1：HCTR（汎用カウンタ）
L/I-7＝0：I-7（入力ポート）
＝1：LCTR（汎用カウンタ）
・PLLのロックを判定するための、フェーズエラー（φE）検出
幅選択データである。
下表以上のフェーズエラーが発生すると、アンロックとみな
す。アンロック時、検出端子は、Lowとなる。
UL1
UL0
0
0
UL1, UL0
（10）
φE検出幅
検出端子出力
停止
オープン
0
1
0
φEを直接出力
1
0
±0.56μs
φEを1∼2ms伸長
1
1
±1.11μs
φEを1∼2ms伸長
ULD
DT0, DT1
φE
伸長
DO
1∼2ms
I／O‐5
アンロック出力
水晶発振回路
（11）
XS
位相比較器
制御データ
（12）
DZ0, DZ1
・水晶振動子選択データ。
XS＝1：7.2MHz
＝0：4.5MHz
※パワーオン・リセット時は、4.5MHzが選択される。
・位相比較器の不感帯を制御するデータである。
DZ1 DZ0
不感帯モード
0
0
DZA
0
1
DZB
1
0
DZC
1
1
DZD
※パワーオン・リセット時は、DZAとなる（推奨モード：
DZDまたはDZC）。
次ページへ続く。
No.4922-12/21
LC72146M, 72146V
前ページから続く。
番号
制御部／データ
内容
チャージポンプ
制御データ
関連データ
（13）
DLC
・チャージポンプの出力を強制的にローレベル（VSSレベル）と
するデータである。
DLC＝1：ローレベル
＝0：通常動作
※PLLがVCOの制御電圧（Vtune）→0Vで発振が停止すること
で、デッドロックした場合。チャージポンプ出力をローレ
ベルとし、Vtune→Vccとし、デッドロックから抜け出す方
法が可能である。
パワーオン・リセット時は、通常動作モード
（14）
時計用
タイムベース
TBC
・TBC＝1とすることにより、O-7端子より時計用タイムベース
8Hz（Duty 40％）出力される。
・この場合OUT7データは無効。パワーオンリセット時には
TBC＝0となる。
LSIテストデータ
・LSIテスト用データである。
TEST0＝0
TEST1＝0
TEST2＝0
TEST0
TEST1
TEST2
（15）
OUT7
とすること
※パワーオン・リセット時には、上記の値にセットされる。
DO出力データ（シリアルデータ出力）の構成
〔3〕OUT
アドレス
DI
0 1 0 1 0 0 1 0
番号
（1）
内容
入力ポートデータ
・入力ポート；I-1∼I-7の内容をラッチしたデータがI1∼I7である。
データ出力モードとなった時点でラッチされる。
出力ポートもしくは、汎用カウンタ入力として、端子が選択
されている場合は、下記データとなる。
I7∼I1
I1, I2, I3 ：出力端子状態（オープンドレイン）
I4, I5
：出力端子状態（CMOS）
I6, I7
：0
汎用カウンタ（20ビットバイナリカウンタ）の内容をラッチし
たデータが、C19∼C0である。
（2）
C19∼C0
C19 ←バイナリカウンタのMSB
C0 ←バイナリカウンタのLSB
☆
☆：
「0」データ
制御部／データ
汎用カウンタ
バイナリデータ
☆
☆
☆
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
（2）U‐CTR
C11
C12
C13
C14
C15
C16
C17
C18
C19
I1
☆
I2
I3
I4
（1）IN‐PORT
I5
I6
DO
I7
First Data OUT
関連データ
I/O-1∼I/O-5
H/I-6, L/I-7
OUT1∼OUT5
CTS0
CTS1
CTE
No.4922-13/21
LC72146M, 72146V
シリアルデータの入出力方法
三洋音響用LSIシリアルバスフォーマットである。CCB（Computer Control Bus）により、データの入出力を行
う。本LSIは、8ビットアドレス方式のCCBである。
アドレス
入出力モード
B0
B1
B2
B3
A0
A1
A2
A3
［1］
IN1
0
0
0
1
0
0
1
0
［2］
IN2
1
0
0
1
0
0
1
0
［3］
OUT
0
1
0
1
0
0
1
0
内容
・制御データ入力（シリアルデータ入力）である。
32bitsデータ入力
・制御データ入力（シリアルデータ入力）である。
32bitsデータ入力
・出力データ（シリアルデータ出力）である。
クロック分bitsデータ出力
入出力モード決定
CE
CL
B0
DI
B1
B2
B3
A0
A1
A2
A3
First Data In1／2
DO
First Data OUT
i）シリアルデータ入力（IN1/IN2）
tEL
tSU・tHD・tEL・tES・tEH・tCL・tCH＞0.45μS
tLC＜0.45μS
CE
tEH
tES
tCL
tCH
CL
tSU
tHD
B0
DI
B1
B2
B3
A0
A1
A2
A3
P0
P1
P2
P3
CTS0 CTS1 GT0
GT1
tLC
内部データ
ii）シリアルデータ出力（OUT）
CE
tEL
tSU・tHD・tEL・tES・tEH・tCL・tCH＞0.45μS
tDC・tDH＜0.2μS（※1）
tES
tCL
tCH
CL
tSU
DI
tHD
B0
B1
B2
B3
A0
A1
A2
A3
tDH
tDC
DO （※2）
I7
I6
I5
I4
C3
C2
C1
C0
（※2）
（※１）DO端子は、Nchオープンドレイン端子のため、
プルアップ抵抗の値によって、データ変化時
間は異なる。
（※2）DO端子は通常オープンである。
No.4922-14/21
LC72146M, 72146V
プログラマブルディバイダの構成
4bits
FMIN
12bits
（A）
fvco／N
（B）Swallow
Counter
Programmable
Divider
（C）
PD
φE
AMIN
fref
fvco=fref x n
DVS
SNS
入力端子
設定分周数（N）
入力周波数範囲
（A）
1
＊
FMIN
272 ∼ 65535
10 ∼ 160MHz
（B）
0
1
AMIN
同上
2 ∼ 40MHz
（C）
0
0
AMIN
4 ∼ 4095
0.5 ∼ 10MHz
（目標感度）
最小入力感度
（A）FMIN
（B）AMIN
（C）AMIN
f［MHz］
10≦f＜50
50≦f＜130
130≦f＜160
70mVrms
40mVrms
70mVrms
2≦f＜25
25≦f＜40
40mVrms
70mVrms
0.5≦f＜2.5
2.5≦f＜10
40mVrms
70mVrms
汎用カウンタの構成
FMIN
1
2
入力信号
切換えゲート
（FIF）
LCTR
S2
CTC,CTP
S3
L
S
B
0∼3
M
S
B
4∼7
8∼11 12∼15 16∼19
（T）
1周期／2周期
取り出し回路
チェック信号900kHz
4／8／32／64
ms
汎用カウンタ
（20bitsバイナリカウンタ）
S1
GT
DO端子
CTS1 CTS0
CTE
C＝FIF × GT
C＝（1／T） ÷ 900kHz
GT1,GT0
No.4922-15/21
LC72146M, 72146V
CTS1
CTS0
入力端子
測定モード
周波数範囲
入力感度
S1
1
＊
HCTR
周波数
0.4 ∼ 25.0MHz
40mVrms※1
S2
0
1
LCTR
周波数
10 ∼ 500kHz
40mVrms※1
S3
0
0
LCTR
周期
1.0 ∼ 20×103Hz
※1
（パルス）
CTC＝0：40mVrms
CTC＝1：70mVrms
［但し、CTC＝1の場合の周波数範囲
HCTR：8∼12MHz、LCTR：400∼500kHz ］
周波数測定モード
GT1
GT0
0
0
4ms
0
1
8
1
0
32
1
1
64
測定時間
ウェイト時間
周期測定モード
3 ∼ 4ms
1周期
7 ∼ 8ms
2周期
CTC ：入力感度切換えデータであり、CTC＝1で入力感度が悪化する。
但し、実力値：HCTR→30∼40mVrms（周波数：10.7MHz）
LCTR→10∼15mVrms（周波数：450kHz）
CTP ：入力プルダウン（CTE＝0の場合）の禁止をCTP＝1とすることで行える。
CTE＝1を設定する前、4ms以前にCTP＝1とすること。カウンタを使用しない場合は
CTP＝0としておくこと。
CTP＝1の場合はウェイト時間が1∼2msに短縮される。
LC72146の汎用カウンタは、20ビットのバイナリカウンタで構成されている。カウント結果は、MSBから、DO
端子を通して読出すことができる。汎用カウンタを利用して、周波数測定を行う場合の測定時間は、GT0、GT1に
より、4、8、32、64msの4種類を選択することができる。この測定時間内に何個のパルスが汎用カウンタに入力さ
れたかを判定することによってHCTR端子あるいは LCTR端子に入力された信号の周波数が測定できる。
汎用カウンタを利用して、周期測定を行う場合は、LCTR端子に入力された信号の1周期または、2周期の期間内
に、何個のチェック信号（900kHz）が、汎用カウンタに入力されたかを判定することによってLCTR端子に入力さ
れた信号の周期が測定できる。
汎用カウンタのカウントの開始は、シリアルデータCTE＝1とすることで行われる。シリアルデータのLC72146
内部での確定は、CEをハイ→ローに落とすことで行われるが、HCTR端子または LCTR端子への入力は、少なく
ともCEをローとした後、ウェイト時間以内に行うこと。
次に、測定終了後の汎用カウンタの結果読出しはCTE＝1としている間に行うこと（CTE＝0とすると、汎用カウ
ンタがリセットされる）。
ここで注意が必要なことは、汎用カウンタのカウントを開始する前に、CTE＝0として事前に汎用カウンタをリ
セットしておくことである。また、LCTR端子に入力された信号は、直接汎用カウンタに伝達されるが、HCTR端
子に入力された信号は、内部で1/2分周された後に、汎用カウンタに伝達される。したがって、汎用カウンタのカ
ウント結果は、HCTR端子に入力された実際の周波数に対し1/2の値となる。
CE
ウェイト時間
測定時間
周波数測定時間
HCTR
LCTR
※1
40mVrms以上
（周波数測定時間）
※1 CTC＝0：40Vrms
CTC＝1：70Vrms
信号入力
VDD
LCTR
VSS
但し、CTC＝1の場合の
周波数範囲
HCTR：8∼12MHz
LCTR：400∼500kHz
2.2V（min）
0.8V（max）
（周期測定時）
1周期
周期測定時間
900kHz（チェック信号）
No.4922-16/21
LC72146M, 72146V
積算カウントの場合
CTE＝1
CTE＝1
CTE＝0
CE
内部データ
ラッチ（CTE）
GT
（積算）
汎用カウンタ
測定時間
end-UC
（DO）
Restart
カウントend
Reset
カウントend
※CTE：0→ ・汎用カウンタReset
1→ ・汎用カウンタStart
・新たなる「1」で再Start
積算カウント時は、カウント値が汎用カウンタに累積される。
カウンタのオーバーフローに注意すること。
カウント値：OH∼FFFFFH（1048575）
積算カウントは、CTE＝1としたまま、シリアルデータ（IN1）を再送すると汎用カウンタが測定を再STARTし、
カウント結果は加算される。
チャージポンプの構成
PD1
DLC
（MAIN）
fvco/N
Phase
Detector
PD0
fref
（MAIN）
DZ0
DZ1
A IN
PDS
Clock
UL0
UL1
Unlock
Detector
and
Subcharge
Pump Cont.
PDC0
PDC1
A OUT
R1S
Unlock
（SUB）
R1S＝100Ω（typ）
DO,I／O-5端子
No.4922-17/21
LC72146M, 72146V
PDC1
PDC0
0
＊
ハイインピーダンス
0
通常動作
1
1
チャージポンプ動作（常時）
1
強制LOW
1
0
チャージポンプ動作（アンロック時※2）
※1
PDS（サブチャージポンプ状態）
DLC
チャネル変化時アンロックが検出されると、PDS（サブチャージポンプ）が動作し、R1←R1M//R1Sとな
り、ローパスフィルタの時定数を小さくし、ロックアップを加速する。
R1M
VCC
PDO
PDS
※2
PD1, PD0, PDS
Vtune
R1S
アンロック検出データ：UL1=1を設定すること。アンロック検出幅±0.56μs または ±1.11μsモードとな
り、これ以上の位相差が検出されるとアンロックとなり、サブチャージポンプが動作する。ロックに近付
きアンロック検出幅以下の位相差になると、サブチャージポンプの動作は停止（ハイインピーダンス）する。
その他
［1］位相比較器の不感帯注意事項
DZ1
DZ0
不感帯モード
チャージポンプ
不感帯
0
0
DZA
オン／オン
−−0s
0
1
DZB
オン／オン
−0s
1
0
DZC
オフ／オフ
＋0s
1
1
DZD
オフ／オフ
＋＋0s
チャージポンプがオン／オンの場合は、PLLがロックしている場合でも、チャージポンプから補正パルスが
発生しており、ループが不安定になりやすいので、設計には特に注意すること。オン／オンの場合、以下の
不具合が考えられる。
①基準周波数のモレによるサイドバンドの発生
②補正パルスの包絡線による、低周波数のモレによるサイドバンドの発生
不感帯がある場合（オフ/オフ）の方が、ループは安定するが、高C/Nは得難い。一方、不感帯の無い場合
（オン/オン）では、高C/Nを得易いが、ループの高安定化は難しい。したがって、FMでS/N90∼100dB以上
必要とするか、AMステレオのパイロットマージンを向上させたい場合は、不感帯の無いDZA または DZBを
選択すると効果がある。しかし、FMで上記程の高S/Nを必要としない場合や、AMステレオでパイロットマ
ージンがある程度確保できるか、AMステレオが無い場合には、不感帯の有るDZC または DZDの選択でよい。
不感帯（Dead Zone）とは
位相比較器は図1のように基準（fr）とfpを比較する。この特性は図2に示すように位相差φに比例した出力Vが
出る（A）が、実際のICでは内部回路のdelay等により微小位相差を比較できないZone（Dead Zone）が発生する
（B）。高S/Nのセットを実現するためにはこのDead Zoneは小さい方が良い。しかし、普及モデルはDead Zoneがや
や広い方が使い易い場合がある。これはRFに強入力が印加された場合等に、普及クラスのセットはMIX（ミキサ）
→VCOにRFが漏れVCOを変調する可能性があるためである。Dead Zoneが小さいと、これを補正する出力を出し、
この出力が更にVCOを変調し、RFとBeatを発生する。
図1
図2
RF
V
MIX
漏れ
Reference Divider
Programmable Divider
（B）
fr
fp
Phase
Detector
LPF
（A）
VCO
φ
（ns）
Dead Zone
No.4922-18/21
LC72146M, 72146V
［2］FMIN, AMIN, HCTR／I-6, LCTR/I-7端子の注意事項
カップリングコンデンサは、極力、端子の近くに置くこと。容量値は、100pF程度が望ましい。特に、
HCTR/I-6, LCTR/I-7は1000pF以下で使用しないと、バイアスレベルに達するまでの時間が長くなり、ウ
ェイト時間との関係で、誤カウントする場合がある。
［3］IFカウント時の注意事項→IFカウント時にはSDを併用すること。
汎用カウンタを使用してIFカウントを行う場合、必ずIF-ICのSD（ステーション・ディテクタ）信号の
有無をマイコンで判定し、SD信号が有る場合のみIFカウントバッファ出力をオンし、IFカウントを実施す
ること。IFカウントのみでオートリサーチを行う方法は、IFカウントバッファの漏れ出力により、局がな
くても誤停止する可能性が有り危険である。
［4］DO端子の利用方法
DO端子は、データ出力モード時以外は、汎用カウンタのカウント終了、アンロック検出、入力端子の
変化のチェック用としても、利用可能である（ハイからローレベルへDO端子変化）。また、入力端子の状
態を、そのままDO端子を通して、コントローラに入力することも可能である。
［5］電源端子
ノイズ除去のため、電源VDD-VSS間にコンデンサを挿入して使用すること。この時、コンデンサは極力
VDD、VSS端子の近くに配置すること。
［6］VCO設計上の注意点
VCO（局発）は制御電圧（Vtune）が0VになってもVCO発振が停止しないようにすること。
発振停止の可能性がある場合は、チャージポンプ制御データ（DLC）を使用し、一旦Vtuneを強制的に
VCCにして、PLLがデッドロックしないようにすること（デッド・ロック・クリア回路）
。
パワーオン・リセット時の端子状態
状態
パワーオン
リセット
状態
XIN
XOUT
VSS
CE
LC72146M、72146V
DI
CL
DO
O：オープン
L：ロー
F：フローティング
パワーオン
リセット
AOUT
AIN
PD0
O
O−7
O−7
L
O−6
O−6
F
I−5
I／O−5
F
I−4
I／O−4
F
I−3
I／O−3
VDD
F
I−2
I／O−2
HCTR／I−5
I−5
F
F
I−1
I／O−1
HCTR／I−7
I−7
F
PD1
VSS
FMIN
AMIN
応用システム例
CE
SO
DI
CL
DO
and-UC
Unlock
SI （TB）
ST／NON
SD
XOUT
CE
DI
CL
DO
O−7
O−6
I／O−5
I／O−4
I／O−3
I／O−2
I／O−1
LC72146M、72146V
μ−com
XIN
VSS
AOUT
AIN
PD0
PD1
VSS
FMIN
AMIN
VDD
HCTR／I−5
HCTR／I−7
FMVCC
FMVCO
AMVCC
AMVCO
FM
IF
VCC
ST／MON
SD
STRQ
AM
VCC
IF
ST／MON
SD
STRQ
No.4922-19/21
LC72146M, 72146V
時計用タイムベース使用上の注意点
時計用タイムベース出力端子（O-7）のプルアップ抵抗は100kΩ以上とすること。また、受け側のコン
トローラ（マイコン）の入力は、チャタリング防止のためシュミット入力が良い。これは、内蔵のローパ
スフィルタ用トランジスタを使用しループフィルタを組む場合、VCOのC／N特性を悪化させないための
対策である。時計用タイムベース出力端子とローパスフィルタ用トランジスタのグランドがIC内部で共通
となっているため、タイムベース出力端子の電流変動を少なくし、ローパスフィルタへの影響を抑える必
要がある。
VDO
LC72146
マイコン
Rt≧100kΩ
S
タイムベース出力
シュミット入力
VCC
Vt
ループフィルタ
シリアルデータのタイミング
［CLが「L」レベルで停止している場合］
ＣＥ
VIH
tCH
CL
VIH
VIL
tCL
VIH
VIL
tEL
DI
VIH
VIH
VIL
VIL
tSU
内部
データ
ラッチ
VIL
tHD
tES
VIH
tEH
tLC
旧
新
No.4922-20/21
LC72146M, 72146V
［CLが「H」レベルで停止している場合］
ＣＥ
VIH
tCL
CL
tCH
VIH
VIL
VIH
VIL
tEL
DI
VIL
VIH
VIH
VIL
VIL
tSU
tHD
tES
tDC
VIH
tEH
tDH
DO
tLC
内部
データ
ラッチ
旧
新
本書記載の製品は、定められた条件下において、記載部品単体の性能・特性・機能などを規定するものであ
り、お客様の製品（機器）での性能・特性・機能などを保証するものではありません。部品単体の評価では
予測できない症状・事態を確認するためにも、お客様の製品で必要とされる評価・試験を必ず行って下さい。
弊社は、高品質・高信頼性の製品を供給することに努めております。しかし、半導体製品はある確率で故障
が生じてしまいます。この故障が原因となり、人命にかかわる事故、発煙・発火事故、他の物品に損害を与
えてしまう事故などを引き起こす可能性があります。機器設計時には、このような事故を起こさないような、
保護回路・誤動作防止回路等の安全設計、冗長設計・機構設計等の安全対策を行って下さい。
本書記載の製品が、外国為替及び外国貿易法に定める規制貨物（役務を含む）に該当する場合、輸出する際
に同法に基づく輸出許可が必要です。
弊社の承諾なしに、本書の一部または全部を、転載または複製することを禁止します。
本書に記載された内容は、製品改善および技術改良等により将来予告なしに変更することがあります。した
がって、ご使用の際には、「納入仕様書」でご確認下さい。
この資料の情報（掲載回路および回路定数を含む）は一例を示すもので、量産セットとしての設計を保証す
るものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用
にあたって第３者の工業所有権その他の権利の実施に対する保証を行うものではありません。
No.4922-21/21

Download Report