日立製作所がVirtuoso AMS Designer でミックスシグナル・チップの検証

NEWS RELEASE
2015 年 2 月 26 日
報道関係各位
日本ケイデンス・デザイン・システムズ社
日立、ケイデンスの Virtuoso AMS Designer を採用し、
ミックスシグナル・チップの検証時間を短縮
ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下、ケイ
デンス）は、2月25日（米国現地時間）、株式会社日立製作所（本社：東京都千代田区、以下、
日立）がケイデンスの Virtuoso® AMS Designer を採用して、新設計のバックプレーン・シグ
ナルコンディショナー用ミックスシグナル・チップの検証時間を大幅に短縮してチップの検証を
実行し、製品品質も向上させたことを発表しました。
急速に増大するミックシグナル設計の複雑度は、市場投入時間の短縮と設計品質の向上のため
の検証に対して、大きな課題をもたらしています。日立では、RNM（Real Number Modeling：
実数モデリング）手法を用いた Virtuoso AMS Designer の使用により、設計全体のシミュレー
ションを実行することが可能となり、何日もかかっていた検証が30分に短縮されました。日立
は、2月23日に、Virtuoso AMS Designer と RNM による今回の成果について、サンフランシ
スコで開催中の ISSCC 2015で論文発表しました。
Virtuoso AMS Designer は、アナログ、RF、メモリー、ミックスシグナル SoC 向けのシミ
ュレーション・ソリューションで、ミックスシグナル設計および検証用に Virtuoso Analog
Design Environment（ADE）に統合されています。また、Virtuoso AMS Designer は、デジ
タル検証環境からのミックスシグナル検証を行うために、ケイデンスの Incisive®機能検証プラ
ットフォームとも統合されています。
日立コメント：
上野聡氏（株式会社日立製作所情報・通信システム社
PF 総合エンジニアリング本部第2
設計部部長）
：
「日立の大規模ハイスピード・ミックスシグナル設計において、Virtuoso AMS Designer は今
まで実現できなかったチップ検証の活用を可能とし、設計期間短縮だけでなく設計品質向上にも
寄与しました。我々は、今回の28nm、および今後の28nm 以降のハイエンド・ミックスシグナ
ル設計のテープアウトを成功させるため、引き続きケイデンスの強力なトータルソリューション
とサポートに期待しています。」
1
NEWS RELEASE
Cadence および Cadence ロゴは Cadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。
2

Download Report