フォトニックパケットスイッチに最適なバッファ構成手法大阪大学大学院工学研究科竹森隆介２００１年７月１３日本日の発表内容１：研究の背景２：フォトニックパケットスイッチ構成３：２×２基本スイッチの性能４：大規模スイッチの性能５：実現コストを考慮した評価６：まとめ研究の背景超高速ネットワークノードのスイッチング処理をすべて光領域で行うフォトニックネットワークフォトニックラベル処理スイッチ Input packets Photonic switch Optical label processor Optical label processor Output packets Control Signal ラベル処理 Optical label processor Input packets バッファ制御のための制御信号 Output packets ２×２（２入力２出力）基本スイッチ２×２基本スイッチ、大規模スイッチそれぞれにおいてラベル処理を行う大規模スイッチ Optical label processor スイッチ内ルーティングのための制御信号スイッチ内の問題点光スイッチ内でのパケット競合問題点１．光バッファを設ける２．迂回させる３．波長変換を用いる解決法遅延線（光バッファ）光バッファを設けて競合を回避する、ラベル処理を前提としたスイッチ構成を考える。対象とするスイッチ構成＝遅延線（バッファ）特徴＝２×２スイッチ素子２×２基本スイッチ Input packets Output packets 大規模スイッチすべてスイッチ素子および遅延線からなる単純な構成高速スイッチングが可能スケーラビリティに優れる柔軟性に優れる２×２基本スイッチ構成 2 1 S1 S2 バッファ数 l=2M-1 – 1 2n-2 2n-1 Sn Sn-1 (M:２×２スイッチ素子の数) スイッチ素子を１段増やすだけでバッファ数を２倍にできる任意の待ち時間に対応するスイッチングが可能２×２基本スイッチ構成（続き） U -３段構成スイッチ(バッファ数３)の動作1 Ｕ２13 ＵＬ141 Ｕ２132 L 2 Ｕ4 上側の出線を目指すパケット下側の出線を目指すパケット 3 Ｕ21 Ｌ1 途中の素子間での衝突が起こらないパケットスケジューリングが必要性能はパケットスケジューリングアルゴリズムによって大きく左右される従来のアルゴリズムＵ 1 2 3 ＵＵＬＬＵＵＬバッファがいっぱいの時、衝突の起こらないスイッチングが一意に決定できる空パケットをバッファに挿入し、常にバッファをいっぱいにする問題点Ｕ 1 2 ＵＬ 3 ＵＬ空パケットＬＬバッファの効率的な利用のため新しいアルゴリズムを提案ＵＬ提案アルゴリズム状態：バッファ内のパケット配置状態遷移：入力パケット２段構成スイッチで決まる状態遷移図を作成し、それを元にスケジューリングを行う U,L,N N U : 上側の出線を目指すパケット L : 下側の出線を目指すパケット N : パケットなし UU,UL U U,UL,UU U,N L,N UL,LL UU LL L L,UL,LL バッファ数l=１の場合の状態遷移図提案アルゴリズム（続き）バッファ数３の場合の状態遷移表バッファ数３の場合のバッファ状態状態１２３ A - - - B1 - - U B2 - - L D1 - U U D2 - L L E1 U - - E2 L - - F1 U - L F2 L - U G1 U L - G2 L U - G3 U U - G4 L L - H1 U L L H2 U U L H3 L U U H4 L L U H5 U U U H6 L L L この状態遷移表に従ってスケジューリングを行う。２×２基本スイッチの性能比較パケット棄却率３段構成の２×２基本スイッチ（バッファ数３）パケット到着-ポアソン過程パケット生起率-どちらの入線でも等しい目指す出線-ランダムー従来方式ー提案方式平均待ち時間空パケットを挿入しない分パケット棄却率、平均待ち時間ともに提案方式の特性が良いー従来方式ー提案方式大規模スイッチ構成基本構成高速スイッチング可能なセルフルーティングスイッチ１つのスイッチ要素としてバッファ付き２× ２基本スイッチを組み込む Baseline型１６×１６スイッチ構成大規模スイッチにおける性能比較パケット棄却率スイッチ構成-１６×１６スイッチスイッチ要素-３段構成の２×２基本スイッチ（バッファ数３）パケット到着-ポアソン過程パケット生起率-どの入線でも等しい目指す出線-ランダムー従来方式ー提案方式平均待ち時間大規模スイッチにおいても提案方式は良好な特性を示しているー従来方式ー提案方式ディフレクションルーティング前段にネットワークを接続して内部リンク数を増やすメインパスでパケットの競合がおこる場合は目的の出線とは違う出線にディフレクションさせるディフレクションルーティングを考慮したスイッチ構成パケット棄却率が減少ディフレクションルーティングの効果スイッチ構成-１６×１６スイッチスイッチ要素-３段構成の２×２基本スイッチ（バッファ数３）パケットスケジューリングアルゴリズム-提案方式パケット到着-ポアソン過程パケット生起率-どの入線でも等しい目指す出線-ランダムディフレクションルーティングによってスイッチの性能向上が図れる。パケット棄却率ーディフレクションなしーディフレクションあり実現コストを考慮した評価 DL 2ｘ2sw 利用法（１）２×２基本スイッチ内のバッファ部分に利用２×２スイッチ素子コスト面で支配的となる利用法（２）内部リンク数を増やし、ディフレクションルーティングのために利用利用法の違いによるパケット棄却率、平均待ち時間の特性を比較実現コストを考慮した性能比較スイッチ構成-１６×１６スイッチ全スイッチ素子数-２２４（１）バッファ数l1=63、（２）-バッファ数l2=7 パケットスケジューリングアルゴリズム-従来方式パケット到着-ポアソン過程パケット生起率-どの入り線も等しい目指す出線-ランダム負荷の低い状態で動作する場合では、スイッチ素子はバッファ部分よりもディフレクションルーティングのために利用した方がよい。提案方式を採用すればどちらの特性も改善される？パケット棄却率ーディフレクションルーティングに利用ーバッファに利用平均待ち時間ーバッファに利用ーディフレクションルーティングに利用まとめと今後の課題まとめ２×２基本スイッチに新しいスケジューリングアルゴリズムを提案し、それを採用することで性能は改善された実現コストを考慮したスイッチ構成手法を検討した今後の課題任意のバッファ数における提案アルゴリズムの適用非同期スイッチング、可変長パケットを取り扱うためのスイッチ構成を考える実現コストを考慮した性能評価スイッチ構成は１６×１６スイッチスイッチ素子数は２２４とする（１）の場合のバッファ数l1=63となり、（２）の場合のバッファ数l2=7となるパケットスケジューリングアルゴリズは従来方式パケット到着はポアソン過程パケット生起率はどの入り線も等しいパケットの目指す出線はランダムパケット棄却率平均待ち時間提案方式 U U upper input lower input U L L U upper output 空パケット U L U L L L L lower output