VHDLによるアーキテクチャ学習支援ソフトの開発研究者名サデック指導教官青山義弘モハメドハニフ研究の背景 ❐ CPUアーキテクチャは机上で考えるだけでは分かりにくい ❐ VHDLツールを使用して理解を深めるための教材開発   シミュレーション論理合成 → 実装実験 VHDLとは ❐集積回路設計用ハードウェア記述言語ブール代数やゲートレベル設計 ❐動作に注目した設計 VHDLでの回路設計過程プログラム入力シミュレーション NO Results OK? YES 論理合成 NO Results OK ? YES FPGAへの実装教材としてVHDL ❐ 高級言語解しやすい記述から回路の動作が理 ❐ 難しい論理式を考えず動作に注目 ❐ 記述上の変数名を実際の素子や信号に合わせてやるとその動作や構成が直感的に分かる。 CPUアーキテクチャと動作 CPUアーキテクチャと動作 HTML VHDLで設計した CPUのシミュレーションや論理合成学生に分かりやすく説明教材概要（１）FPGAやVHDLの紹介、（２）VHDL例題、（３）合成ツールやFPGAの使い方、（４）CPUアーキテクチャの学習。システムの作成にはHTMLを使用する。教材構成前書き FPGAとは VHDLとは VHDLの基礎 HOME VHDLの応用例演習問題 VHDLの演算子リスト VHDLシミュレーションとFPGAマニュアル CPUアーキテクチャ学習ヘルプヘルプ教材作成 ❐ VHDL学習用教材 ❐ CPU設計とアーキテクチャ学習用教材 VHDL学習用教材 1．組み合わせ回路： 16ビット加減算器、4ビット比較器。 2．順序回路： D二安定回路、プッシュボタン回路、 2ビット16進カウンタ。 3．VHDL応用例： 60進カウンタ、自動販売機。教材用ＣＰＵの仕様 ❐ 命令長：命令コード(4bit)+オペランド (12bit) OP(4) reserved(4 (1 reg2(3 (1 reg1(3) ) ) ) ) OP(4) Address or Immediate (12) ❐ アドレス長：12bit ❐データ長： 16bit ❐ レジスタ(16bit×8) 命令仕様 ❐ 16（24）個の命令 a. 転送命令 LD, ST ,MV, SET b.制御命令 JMP, JNZ,JPZ c.演算命令 ADD, SUB, AND, OR, XOR,NOT,SRL, SLL, NOP ＣＰＵ設計上工夫した点 ❐構造のわかり易さを最重視各コンポネントを独立に設計 [階層設計] その動作を個別に確認 ❐信号のやり取りとその順番の明確な表示 CPUの構成図教材による学習の流れ１．VHDLの学習「 VHDL の基礎」～「演習問題」２．CPUの各モジュールの動作と構成の学習３．CPU全体の構成の学習４．シミュレーションによりCPU動作の学習その他、 VHDL、ツール等の解説まとめシミュレーションと論理合成によって 1.CPUの各モジュールの a.入出力 b.動作 c.構成の理解を助けることができる 2.CPU全体の a.回路構成の明示 b.命令実行サイクルの動作観察 c.信号とデータのやり取りの観察により、理解を助けることができる今後の課題 1.現在のメモリ部分はFPGAボードへ実装不可能 :インタフェース部を改良し、実部品で確認要 2. 乗算や多ビットシフト、ローテート等の命令 :モジュールを新たに設計し接続とタイミング制御をやり直し