Customer Highlight ワイヤレス・ベースバンド SoC 向け ASIP の設計シノプシス ASIP設計ツール担当テクニカル・マーケティング・マネージャ Dr. Bo Wu 従来のSoCアーキテクチャでは、ソフトウェア無線（SDR）で必要とされる性能と消費電力の条件を満たすことができません。こうした中、多くの設計チームが、これまで12～18ヵ月かかっていたASIPデザインのインプリメンテーション期間をシノプシスのIP Designerを利用して約 7ヵ月にまで短縮し、消費電力も20%削減することに成功しています。これらの点について、シノプシスのASIP設計ツールを採用したimec®、株式会社富士通研究所、中国科学院計算技術研究所（ICT）の成功事例も交えながら、シノプシスのASIP設計ツール担当テクニカル・マーケティング・マネージャ、Dr. Bo Wuがご説明します。現在のワイヤレス・ベースバンド設計では、汎用プロセッサとハイエンドDSP ASIPの優位性を組み合わせ、高性能が要求される機能ブロックにはカスタム・データパス・ロジックを使用したアーキテクチャが主流です。 ASIP（Application-Speciﬁc Instruction-set Processor）は、ソフトウェア・プログラマビリティとハードウェア・データパスを組み合わせることにより、事実、2Gから3Gへのワイヤレス・モデムの進化はこのアプローチによって支高い適応性を備えつつ性能と消費電力を最適化できるようにしたアーキテクえられてきました。しかし最新のソフトウェア無線（SDR）では消費電力と性チャです。ASIPのアーキテクチャは特定用途に合わせて開発できるため、命能に対する要求がこれまで以上に厳しくなり、従来のアーキテクチャでは対令セットとデータパスをカスタマイズして特定のアルゴリズムを効率よく実応できなくなっています。装するのか（その場合もソフトウェア・プログラマビリティは確保されます）、複数の機能を切り替えて利用できるようにして効率より柔軟性を優先するのかを設計チームが選択することができます。現在のワイヤレス・ベースバンド設計の課題次世代ワイヤレス・チップが満たすべき重要な条件には、次の3つがあります。 ● マイクロプロセッサコンフィギュラブルなマイクロプロセッサ完全にソフトウェア・プログラマブルな信号処理をサポートし、将来の規格を含む複数のモデム規格に対応できるように、信号処理を完全にソフト ● LTE-A規格では最大1Gbpsの下りデータ・レートが必要となるため、これま特定用途向けプロセッサ柔軟性ウェア・プログラマブルにすること（SDRの本質的な要件）プログラマブルデータパスで以上に高性能・低レイテンシとすること ● ASIP 携帯端末は今後もバッテリ動作時間が市場での大きな差異化要因となるため、電力効率の向上を図ることハードワイヤードデータパスこのように、高いプログラマビリティ、高性能、超低消費電力という3つの条件を満たしたデバイスを開発するには、これまでのアーキテクチャとは異な効率る、特定用途向けのヘテロジニアス・マルチコア・アーキテクチャが必要になります（図1）。図2. 柔軟性と効率を兼ね備えたASIP ハードワイヤード・データパスモデムチャネルエスティメータマイクロプロセッサ ASIP マイクロプロセッサ同期 ASIP 低レベル・プロトコルとアプリケーションSW 図1. 2G / 3G（左）と4G以降（右）のワイヤレスモデムチップの比較 18 ASIP MIMO デコーダ ASIP チャネルデコーダ DSP 音声コーデック低レベル・プロトコルとアプリケーションSW ASIP OFDM レシーバ DSP ASIP 音声コーデックフィルタリングユーザー定義アーキテクチャ nML 1 C ASIP合成アーキテクチャ最適化とソフトウェア開発 3 RTLジェネレータ Synopsys + Coverity プロセッサ・モデルアルゴリズム News Release ニュースリリースユーザー定義アルゴリズム最適化Cコンパイラアセンブラ FMT ALU OPD 4 リンカ FMT OPD SH 詳細化アーキテクチャ最適化 3 ハードウェア生成 4 検証 2 デバッガ / プロファイラ ISS VCS ESLモデル SystemC 検証テスト・プログラム・ジェネレータすると、現在最先端のワイヤレス・デバイスへの対応も容易になります。しか ASIC FPGA ASIPの消費電力と性能を最適化し効果的な設計ツールなくしてSoC内の各ASIPを命令セットから完全にカ IP Designerには、特定用途アーキテクチャの消費電力と性能を最適化するスタマイズし、アプリケーションに合わせて最適化しようとすると、設計工数ための機能が幅広く用意されています。たとえば、ベクトル・データ型を使用してSIMD（Single-Instruction, ASIPインプリメンテーションを自動化するIP Designer Multiple Data）並列処理を指定することにより、MIMOによる先進のアンテナ・テクノロジや複素数に対する周波数ドメイン処理をサポートできます。 Customer Highlight が増大しプロジェクトのスケジュール遅延を招くおそれがあります。 Success Story 図3. IP Designerのツールフロー 1つのSoCに複数のASIPを組み合わせて消費電力と性能のバランスを最適化 Design Compiler 最新技術情報 SDK生成 2 バイナリ Technology Update 1 合成可能RTL VHDL / Verilog IoT特集命令セット FMT MPY OPD シノプシスのIP Designerは、短時間で効率よくASIPを設計およびプログまた、命令レベルの並列性を利用して性能を高める一方で、命令ワード・サイではASICとFPGAの両方のテクノロジをターゲットにしたRTLを作成できズを調整してプログラム・メモリーのフットプリントと消費電力の両方を削るほか、最適化コンパイラを含めプロセッサに必要なソフトウェア・ツール減するというバランスをとることができます。短い命令を使用し、実際に使用チェーンをすべて自動で生成できます。される命令のみをエンコードすることによって命令ワード・サイズを制限できます。設計チームは、IP Designerで以下のことが行えます（図3）。 What's New in DesignWare IP? ラムできるよう支援する各種ツールで構成されています。IP Designer リングをサポートできます。ガが含まれます ISSから得たプロファイリング情報に基づき、個々のアルゴリズムに合わせ IP Designerを利用すると、これらの最適化を検討してワイヤレス・ベースバてアーキテクチャを最適化ンド・アプリケーション向けの高性能・低消費電力アーキテクチャの開発が可 ● nMLプロセッサ記述からハードウェアを自動で生成能になるとともに、これまで数ヵ月かかっていた詳細なインプリメンテー ● リグレッション・テスト用のCおよびアセンブリ・コードのテスト・プログラション工程も自動化できます。 ● 検証編フロー命令を埋め込むこともでき、メモリーおよびI/Oに対する柔軟なモデアセンブラ、リンカ、命令セット・シミュレータ（ISS）、グラフィック・デバッ Support Q&A チャ詳細化をさまざまな方法で制御できます。データパス・ブロック内に制御 nML記述から生成されるこのSDKには、Cコンパイラ、アセンブラ / ディスフィジカル編ション固有の関数を定義できるなど、信号処理ロジックにおけるアーキテク ASIPアーキテクチャ専用のソフトウェア開発キット（SDK）を自動で生成。 Support Q&A レジスタ、メモリー、機能ユニットの正確なビット幅を指定してアプリケー定義論理合成編 ● プロセッサ記述言語nMLを使用して命令セット・アーキテクチャ（ISA）を Support Q&A これ以外にも、IP Designerではスカラ、複素数、ベクトル・データ型、および ● ムを生成 ● バーチャル・プラットフォーム内でISSを使用して実チップ完成前のソフトウェア開発をサポート SDR向けASIPの設計事例最近は、携帯端末およびスモールセル基地局の両方で3Gおよび4Gプロジェクトの要件を満たすためにASIPアーキテクチャを採用する設計チームが増えています。ここからは、シノプシスのASIP設計ツールを適用してSDRプロジェクトを成功させた設計チームの事例をご紹介します。 19 Customer Highlight ワイヤレス・ベースバンドSoC向けASIPの設計前ページより続くプログラム・メモリーベクトルメモリー 1 スカラメモリーベクトルメモリー 2 VLIW RF VLIW FU 1 VLIW FU 2 アドレス計算用などの3つのスカラ・ユニット中央ベクトル RF ベクトルRF VLIW FU 3 CGA LS ユニット1 CGA LS ユニット2 2つのベクトル・ロード / ストア・ユニット CGA VU 1 CGA VU 2 CGA VU 3 3つのベクトル演算ユニット CGAパックユニット1 CGAパックユニット1 10ウェイVLIWスロット 2つのパック / アンパック・ユニット図4. imecの4GベースバンドASIP 事例1：3GPP LTEカテゴリ4モデム[1] 事例2：LTEマルチモード・ワイヤレス・ベースバンドASIP[2] 設計チーム： imec 設計チーム：株式会社富士通研究所アプリケーション： 4Gベースバンドアプリケーション：スマートフォンおよびタブレットPC imecは2種類のASIPアーキテクチャを検討しました。1つは柔軟で高性能な富士通研究所は、マイクロ・アーキテクチャを最適化して消費電力を削減するカスタムDSP、そしてもう1つはRTLを固定しデータパスをプログラマブルにためにASIPアプローチを採用することを決めました。設計チームは冗長なパして効率を優先したアーキテクチャです。設計チームは、ヘテロジニアスなイプライン・ステージを除去し、消費電力を削減することに成功しました。 ASIPアーキテクチャを使用することで消費電力、面積、性能のトレードオフに成功しました（図4）。アーキテクチャの特長アーキテクチャの特長 ● 4ウェイ・ヘテロジニアス・ベクトル演算ユニット ● 8ウェイ16ビット・ベクトル演算 ● 10命令発行スロットのVLIW ● 冗長なパイプライン・ステージを除去し、消費電力を削減 ● 4クラスのCGA機能ユニット ● パイプライン・レジスタ・ゲーテッド・クロック ● 3つの32ビット・スカラ・ユニット ● アプリケーション固有の特殊命令 ● パッキング・ユニット ● 3つの16ウェイ16ビットSIMDベクトル・ユニット（256ビット）最終デザイン ● ベクトル・ロード / ストア・ユニット ● 12GOPS（@250MHz）の性能 ● ゲート数100万 ● 28nmプロセスで平均消費電力30mW ● 7ヵ月で最初のインプリメンテーションが完了 ● 一般的なアプローチに比べ消費電力を20%削減最終デザイン ● 40nmプロセスで平均消費電力45mW（@400MHz） imecのベースバンドプロセッサソリューションの詳細は、下記をご覧ください。 http://www2.imec.be/be_en/research/wireless-communication/reco 「次世代ワイヤレス・デバイスでは柔軟性と信頼の向上が業界全体で求められています。そこで、imecのブロードバンド・ワイヤレス・プログラムはコストと消費電力を抑えたリコンフィギュラブルな無線ソリューションの開発を目指しています。今後の4Gおよび5Gネットワークを実現していく上で、複数規パイプライン・ステージ nﬁgurable-radio-digital-b.html 命令発行ベクトル演算制御 … … ALU x8 ALU x8 ALU x8 ALU x8 LD / ST x8 LD / ST x8 MAC x8 MAC x8 冗長なパイプライン・ステージを除去格に対応したモデムの重要性はますます高まるでしょう。これに対応するため、シノプシス社のIP Designerツール・スイートを採用してCプログラマブルなベースバンド・プロセッサ・テンプレートを設計し、面積とスループットに関して非常に競争力のある数値を達成しました。さらに、（LDPCやターボ … ベクトル演算出典：SNUG Japan、2013年図5. 富士通研究所の4GベースバンドASIP 符号などの）高度な方式をサポートした柔軟なFECコア（ASIP）ファミリーを実現することにも成功しました。これらは非常に魅力的なハードウェア・イ事例3：ベースバンドASIPコア[3] ンプリメンテーションであるだけでなく、ハードウェアの完全な再利用と柔設計チーム：中国科学院計算技術研究所（ICT）軟なメモリー割り当てにも対応しています」アプリケーション： 4G対応の携帯端末およびスモールセル基地局 imec Liesbet Van der Perre氏 ICTは、FFT、FIRフィルタ、行列演算、マップ / デマップなどの主要なベースバンド処理アルゴリズムをより効率的にサポートできるマイクロ・アーキテクチャの開発を目指していました。シノプシスのASIP設計ツールを利用する 20 News Release ニュースリリースプログラム・メモリー（TCM）命令発行スカラ演算ベクトル・ロードベクトル・ストア SIMD演算 IoT特集スカラRF AGU RF SALU VALU VAAU VSU VALU スカラ・データパス VMAC VSF IVU SIMD（ベクトル）データパスデータ・メモリー（TCM）ことで、設計チームは複数のアーキテクチャを短期間で検討し、最適なアプなります。ローチを選択することができました（図6）。 Success Story 図6. ICTの4GベースバンドASIP 最新技術情報 SMAC Technology Update SLSU Synopsys + Coverity ベクトル・レジスタ・ファイル特殊レジスタ命令フェッチ / デコード ASIPアーキテクチャならプロセッサの完全なカスタマイズが可能で、設計アーキテクチャの特長チームのニーズに合わせてワイヤレス・ベースバンドSoCをきめ細かく最適ワイドSIMD実行（512ビット幅）化できます。最先端のベースバンド規格で要求される高い性能を達成するに ● 4スロット可変長VLIW は、複数のヘテロジニアスなASIPコアを使用することが現実的な解であるこ ● カスタムISA：スカラ、ベクトル、スカラ / ベクトル混在、FFTなどとが実証されつつあります。ASIPは汎用DSPに比べ電力効率に優れている上、その本質的なプログラマビリティにより、ハードワイヤード・データパス・ロジックに比べ高い柔軟性が得られます。 ● 複数のASIP ● 代表的なASIP規模は130万ゲートシノプシスのIP Designerを利用したASIP設計メソドロジでは、最適化ソフ ● 55nmプロセスで平均消費電力230mW トウェア・コンパイラを含むソフトウェア・ツールチェーンを自動で生成できます。また、 ASICおよびFPGA用のRTLを生成できるほか、短期間でアーキテクまとめチャ検討を行い、性能、消費電力、面積の最適なトレードオフを決定できます。検証編な成果をもたらしています。 Support Q&A ており、その使い易さ、高い生産性、結果予測性はこれらの設計チームに大きますが、SDRではSoCの性能と消費電力に対する要求がこれまで以上に高くフィジカル編ル基地局アプリケーション向けのワイヤレス・ベースバンド設計に採用される中、1つのモデムで複数の規格をサポートできる手段はSDRに限られてき Support Q&A は、次世代モデムの規格への対応が難しくなっています。各種の規格が進展す論理合成編シノプシスのASIP設計ツールは、すでに最先端の携帯端末およびスモールセ Support Q&A 従来のワイヤレス・ベースバンド・アプリケーション向けアーキテクチャで What's New in DesignWare IP? 最終デザイン Customer Highlight ● 参考文献 [2] imecのASIPに関するプレゼンテーション（SNUG）：http://www.synopsys.com/news/pubs/snug/2014/germany/A3_goossens_pres_snps.pdf 富士通研究所のLTE ASIPに関する事例： http://news.synopsys.com/2013-07-09-Fujitsu-Laboratories-Implements-Custom-Processor-for-3G-LTE-Modem-with-Synopsys-Processor-Designer [3] ICTが発表した論文：http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=6800412 [1] 詳細情報 ● ● ウェビナー：Application-Speciﬁc Processors (ASIP) for the Design of Wireless SoCs https://event.on24.com/eventRegistration/prereg/register.jsp?eventid=749425&sessionid=1&key=C1095E85AA84BDFD8A0875F9E5E64673 ウェブページ：IP Designer、IP Programmer、MP Designerに関する情報 http://www.synopsys.com/IP/ProcessorIP/asip/ip-mp-designer 著者紹介 Dr. Bo Wu：シノプシスのASIP設計ツール担当テクニカル・マーケティング・マネージャ。シノプシスでの勤務を含め、これまで18年間にわたりNortel、AT&T Wireless、Cadence Design Systems、CoWareの各社で3GPP W-CDMA、LTE™、WiMAX™、WLAN、DVB®などの分野でシステム設計、シミュレーション、インプリメンテーションを担当。清華大学（中国）にて電子工学の学士号と修士号、ビクトリア大学（カナダ）にて電気工学の博士号を取得。 21