P R O G R A M M K O MMISSION PARTNER Vorsitzender der Programmkommission U. Bechtloff, KSG Leiterplatten GmbH, Gornsdorf Wissenschaftlicher Tagungsleiter K.-D. Lang, FhG-IZM, Berlin Mitglieder H.-J. Albrecht, Siemens AG, Berlin A. Biener, Mektec Europe GmbH, Weinheim J. Denzel, EADS Deutschland GmbH, Ulm R. Dietrich, Lackwerke Peters GmbH + Co. KG, Kempen M. Eisenbarth, Conti Temic microelectronic GmbH, Nürnberg J. Franke, Friedrich-Alexander Universität Erlangen W. Grönig, Arden-Verfahrenstechnik GmbH, Velbert M. Hauer, DYCONEX AG, Bassersdorf, Sch weiz J. Kostelnik, Würth Elektronik GmbH & Co. KG, Rot S. Mahlstedt, DVS e.V., Düsseldorf J. Mahrle, Daimler AG, Böblingen E. Maiser, VDMA e.V., Frankfurt J. Nicolics, Technische Universität Wien, Österreich M. Nowottnick, Universität Rostock R. Schließer, VDI/VDE-Innovation+Technik, Berlin G. Schmitz, Robert Bosch GmbH, Schwieberdingen R. Schnabel, VDE/VDI-GMM, Frankfurt M. Schneider-Ramelow, FhG-IZM, Berlin R. Schulze, BuS Elektronik GmbH & Co. KG, Riesa H. Schweigart, Dr. O.K. Wack Chemie GmbH, Ingolstadt J. Stahr, AT & S, Leoben-Hinterberg, Österreich H. van´t Hoen, Wirges J. Weber, Zollner Elektronik AG, Zandt M. Weinhold, EIPC, Maastricht, Niederlande M. Weinreich, DVS e.V., Düsseldorf C. Weiß, ZVEI, Frankfurt J. Wilde, Albert-Ludwigs-Universität Freiburg H. Wohlrabe, Technische Universität Dresden Call for Papers Elektronische Baugruppen und Leiterplatten EBL 2016 Multifunktionale Baugruppen – Leistungsdichte am Limit? 8. DVS/GMM-Tagung 16./17. Februar 2016 Schwabenlandhalle Fellbach K O N F E R E N Z S EKRETARIAT VDE/VDI-Gesellschaft Mikroelektronik, Mikrosystem- und Feinwerktechnik (GMM) Stresemannallee 15 60596 Frankfurt am Main Tel.: 069-6308 - 227 Fax: 069-6308 - 9828 E-Mail: [email protected] www.ebl-fellbach.de www.ebl-fellbach.de Titelbild: Miniaturisiertes Kameramodul mit eingebetteten Komponenten zur Vorverarbeitung von Bilddaten (Copyright Fraunhofer IZM) Z I E L S E T Z U N G DER TAGUNG EBL 2016 Elektronische Baugruppen und Leiterplatten – Multifunktionale Baugruppen – Leistungsdichte am Limit? Bereits 1997 weist Prof. Scheel in seinem Buch zur Montage elektronischer Baugruppen „Baugruppentechnologie der Elektronik – Montage“ auf die Vielzahl von Aufbau- und Verbindungstechniken hin, die für Bauteile unterschiedlichster Montagekonfigurationen nötig sind (Zitat: „in Komplexität und Detailfülle sowie technologischer Diffizilität kaum noch zu übersehen“), um diese zur elektronischen Baugruppe zu vereinen. Wesentliche Ursache waren dabei aber die auf den kontinuierlichen Innovationen in der Halbleiterindustrie fußenden rasanten Trends in den Integrationstechniken und der Bauelementeentwicklung, die zur Verdrängung der Durchsteckmontage und zum Höhepunkt der Oberflächenmontagetechnologien führen sollten. Insbesondere der in Europa forcierte Schwenk von More Moore zu More than Moore Technologien erwies sich als enorme Triebkraft. Nacktchipverarbeitung begann sich gerade in Form von COBTechnologie zu etablieren und der Flip-Chip-Technologie wurde auch auf der Leiterplatte eine große Zukunft vorhergesagt. Von den sich heute durchsetzenden Einbetttechnologien für passive und aktive Bauelemente inkl. Nacktchips war noch gar nicht die Rede. Trotz der heutzutage noch umfangreicheren Bauteil- und Chip varianten mit immer kleineren Anschlussgeometrien auf der einen, aber auch größeren, z.B. Power-Chips oder höheren Verlustleistungsdichten auf der anderen Seite, sind die „Schlüsselparameter“ für organische Verdrahtungsträger unverändert geblieben, wenn auch in andere Dimensionen vorgerückt: • Line und Space (< 80 µm, für IC-Substrate gefertigt derzeit in Asien bis 10 µm), Vias (< 100 µm) und Komponentenpitches (400 µm und kleiner) • Boarddimensionen bis 18“x 24“ und neuartige Laminattypen (RF, flexible Substrate) • Leiterplatten-Eigenschaften wie Tg (> 175 °C), CTE (< 10 ppm/K in x- und y- und < 20 ppm/K in z-Richtung für Alternativen zu den epoxidbasierten LP) und tan δ (< 0,01) • Maximale Dauer-Betriebstemperaturen über 150 °C Ohne an dieser Stelle auch noch über Kostendrücke zu resümieren, stellt sich die Elektronikbranche insbesondere auch im deutschsprachigen Raum diesen Herausforderungen. Es stellt sich aber nun die berechtigte Frage: Sind die Integrations- und Leistungsdichten für die Baugruppentechnologie auf Leiterplatten am Limit angelangt oder geht es noch weiter? Die Konferenz und Fachausstellung „Elektronische Baugruppen und Leiterplatten EBL“ in Fellbach, die sich als führende Präsentations- und Diskussionsplattform für Kenner, aber auch Neueinsteiger auf dem Gebiet hochwertiger Baugruppentechnologien und zukünftiger Systemintegration etabliert hat, stellt sich 2016 genau dieser Frage. Aktuelle Entwicklungstrends und Praxisergebnisse werden durch Vorträge aus Industrie und Wissenschaft vorgestellt und mit den Kongressteilnehmern diskutiert. Aktuelle Geräte- und Prozessentwicklungen werden zudem parallel in der begleitenden Ausstellung demonstriert und erörtert, was zusätzlich den vertieften Erfahrungsaustausch zwischen Forschern, Produktentwicklern und Herstellern sowie Dienstleistern während der 2-tägigen Veranstaltung unterstützt. Wir freuen uns darauf, Sie in Fellbach zu treffen. Prof. Dr. Udo Bechtloff Prof. Dr. Klaus-Dieter Lang Vorsitzender Programmkommission Wissenschaftlicher Tagungsleiter THEMEN DER TAGUNG • Systemkonzepte, Designtools und Simulation • Innovative Systemintegration • Substrate und Bauelemente EINREICHUNG VON BEITRÄGEN Erbeten wird ein ca. 200 Wörter umfassendes Abstract. Die Abstracts werden in einem elektronischen Tool gesammelt, das Sie unter www.ebl-fellbach.de finden. Die Programmkommission wählt die eingereichten Beiträge nach folgenden Kriterien aus: • Die Arbeit ist neu und wurde an keiner Stelle des In- und Auslands vor der Tagung veröffentlicht. • Die Zielsetzung und die Ergebnisse der Arbeit müssen klar beschrieben sein. Die Autoren werden benachrichtigt, ob ihr Beitrag angenommen wurde und erhalten dann eine Schreibanleitung für ihr Manuskript. Das full paper von höchstens sechs Seiten mit vollständigen Autorenangaben reichen Sie dann online als PDFDatei ein. Bitte verwenden Sie dazu die Rubrik Einreichung von Beiträgen auf der Website der Veranstaltung. Die Tagungssprache ist Deutsch. Es wird ein zitierfähiger Tagungsband inklusive CD-ROM erstellt, der den Teilnehmern zur Tagung ausgehändigt wird. • Leiterplatten- und Baugruppentechnologien TERMINE • Aufbau- und Verbindungstechnik Deadline für Abstracts 26. Juni 2015 Autorenbenachrichtigung 07. September 2015 Abgabe der Papers 13. November 2015 • Technische Sauberkeit und Effizienz in der Supply Chain • Analyseverfahren, Prozess- und Produktprüfung • Zuverlässigkeit APPLIKATIONEN • Automobilelektronik • Industrieelektronik • Medizintechnik • Consumerelektronik • Kommunikationstechnik • Leistungselektronik • Sicherheitstechnik • Elektronik für Luft- und Raumfahrt TA B L E T O P - A U S S T E L L U N G Im Rahmen der Tagung wird Firmen und Instituten die Möglichkeit geboten, ihr Produkt- und Dienstleistungsangebot in einer Tabletop-Ausstellung zu präsentieren. Bitte sprechen Sie uns an und reservieren Sie Ihre Ausstellungsfläche rechtzeitig!