FPGA 向け、デバッグ用 CPU の埋め込みサービス Health Check Core ×2 極小 250 slice+BRAM slice+BRAM× で実装できます。更に小さくなりました。～21 世紀のローテク・デバッグ IP～ Windows PC FPGA USER Logic A USER USER Registers Memorys USER Logic B USER USER Registers Memorys USER Logic C USER USER Registers Memorys NE2000 LAN USB to Serial LCD NE2000 I/F UART LCDC 極小 CPU CORE Video Memory ユーザ回路制御・監視 Stack Memory ユーザ回路制御・監視ユーザ回路制御・監視 8bit x 32 Register DATA Memory Instruction Memory ❑ユーザ回路のメモリエディットやレジスタ書き換えが簡単になります。ユーザー回路のレジスタやメモリを HCC のメモリ空間にマッピングすれば、メモリダンプや、メモリエディットが簡単に行えます。 ❑ASIC のプロトタイピングを簡単にします。基本的なソフトウェアは既に用意されています。開発中の回路に接続するだけでデバッグや検証を簡略化します。 ❑デバッグ、出荷試験、フィールドメンテナンス。実装されている CPU のプログラムを変更する事で、様々な状況に対応できます。動作中のプログラム変更も可能です。 LCDC はフォントデータが含まれていますので、文字情報が出力でき、出荷試験やメンテナンスに最適です。 ❑FPGA と WindowsPC の接続を簡単にします。 UART や NE2000 I/F が用意されていますので、低価格の USB シリアル変換 IC や NE2000 互換 IC を使い、USB や LAN で WindowsPC と接続できます。PCI-Express や外部 CPU が実装できない環境を改善します。 ❑省メモリ・省ロジック設計ユーザー回路への負担を減らす為に、FPGA 内部の RAM や LUT の使用量を節約するように設計されています。 Virtex5 使用時には 250slice で実装可能です。 ❑ソフトウェア処理が入り込めない開発に・メモリコントローラーや信号処理回路のデバッグ・ステートマシンの状態監視/温度/電圧/FAN 監視・ LAN を利用したハートビート/ダイイングメッセージ/ロギングの出力・ ASIC 開発時のプロトタイピングの補助や IP 評価時の制御 ❑機能追加やプログラムの作成もお引き受けいたします。ユーザー回路の設定自動化や、連続試験用のプログラム作成などもお引き受け致します。また、独自設計の CPU ですのでカスタマイズの自由度が高いです。 ❑量産時のライセンス料金は頂きません。 Health Check Core は FPGA 向けデバッグ CPU 組み込みサービスです。量産時の追加ライセンス料金は頂きません。ライセンス・サポート期間は１年間です。 (Ｃ）ベクトロジーＬＬＰ２００９無断転載・複製を禁止します。 091115 版基本仕様動作周波数使用リソース CPU SPARTAN3E-4 VIRTEX5-3 50MHz TYP / 600slice 600slice+BRAM2 150MHz TYP / 250slice 250slice+BRAM2 独自 Instruction set 周辺回路 UART 簡易 LCD-Controller 8Bit x 32Registers Instruction width 16Bit USB シリアル変換 IC の利用を想定しています。 8bit x 8bit フォントが標準で実装されています。また LCD の Sync 仕様に合わせる事で各種対応できます。 NE2000 互換の LAN チップの利用を想定しています。 NE2000 Interface ※ ※ ※ ※ ※ ※ 本サービスは、お客様の回路に CPU や周辺回路を実装するサービスです。 CPU コアや周辺回路の権利はベクトロジーが有します。 CPU コア部のみ、ネットリストでの提供になります。 CRTC はテキストのみでグラフィック表示には対応していません。 UART を利用する場合は、FPGA の IO ピンを２ピン必要です。 NE2000 インターフェイスを利用する場合は、FPGA の IO ピンが必要です。 HCC-S3 SPARTAN 3E 最小デバイスに極小マイコンを実装しました。試作・小ロットに最適です。 ※XC3S-100E が実装されています。 USB to UART 実装済み、PC とマイコン間の通信が可能です。 PIO 24CH / I2C-SPI 切替型 SIO を 3CH 実装 Code 領域 : 4KByte (IPL 1KByte) Data 領域 : 2KByte ユーザプログラムを FLASH-ROM に書込み可能外部 3.3V 単一動作拡張端子からの給電も可能です。 (USB からの給電は対応していません。) 定価 \9,800 (NetList 付き、\95,000) 外部メモリ機能付きライセンスや、基板数量値引きなど、お問合せ下さい。容量が 5 倍の XC3E-500E 版もご用意できます。基板外形、52mm x 42mm t=1.6mm 当基板への各種組込みや、当基板を改版した応用もご相談下さい。ベースの流用部分が多いほど、開発費の低減になります。 2009 年 11 月にサポート WIKI がオープンしました。 http://vectology.jp/wiki/index.php ライセンスや技術的な詳細情報を確認いただけます。ご質問・お問合せは、[email protected] まで。ベクトロジーは、 FPGA マイコン FPGA 基板信号処理/並列演算/ベクトル演算特殊メモリコントローラを得意としています。是非、お問合せください。代理店株式会社エッチ･ディー・ラボ http://hdlab.co.jp (Ｃ）ベクトロジーＬＬＰ開発元２００９無断転載・複製を禁止します。 091115 版ベクトロジー LLP http://vectology.jp