Projets GBM8320 – Dispositifs médicaux intelligents (DMI2014) Mohamad Sawan, professeur Mohamed Zgaren, chargé de laboratoire Section microélectronique Département de génie électrique Polytechnique Montréal La présentation des projets final aura lieu au Local M5519 Pavillon Lassonde 28 avril 2014 14h00-17h00 GBM8320-Dispositifs Médicaux intélligents (DMI’14) Présentation de projets Lundi 28 avril 2014, 14h00-17h00 P# Heure Auteur 1 14h00 Début 14h25 Bouali, M. 2 14h50 Campbell, P. 3 15h15 Collette, M. 4 15h40 Pause 16h00 Fartoumi, S. 5 16h25 Saha, S. 16h50 Fin Titre du projet Programme Page 2 Electrochemical Two-Electrode Amperometric Biosensor for Neurotransmitters Analysis Convoyeur de courant CCCII+ et transistor DTMOS pour l'amplification de courant sous faible tension Générateur de stimuli applicable pour stimulation électrique fonctionnelle 3 7 11 Conception d’un bio-amplificateur à bande passante et gain variable 15 CMOS Transimpedence Amplifier with Automatic gain control for Functional Near Infrared Spectroscopy application 19 GBM8320 – Dispositifs médicaux intelligents (DMI 2014) Évaluation de projets / Projects Evaluation Indiquez comment chaque énoncé décrit la situation en utilisant l'échelle suivante: / Indicate how each statement describes the situation using the following scale: Exceptionnel (5), Excellent (4), Moyen (3), Acceptable (2), Faible (1) / Outstanding (5) Excellent (4), Medium (3), Acceptable (2), Low (1) Aussi, ajouter des commentaires pour justifier vos évaluations. / Also, add comments to justify your ratings Auteur (s) / Author (s) ? : Titre du projet / Project Title ? : # Article / Paper Note 1. Qualité de la rédaction / Quality of writing (Format, Figures, Tables, …) 2. Spécifications et objectifs / Specifications & Objectives 3. Contenu (revue de littérature, qualité, transitions, etc…) / Content (Literature review, quality, transitions, etc) 4. Résultats présentés / Presented results # Présentation orale / Lecture 1. Spécifications / Specifications (Définitions, objectifs, …) 2. Qualité / Quality (Plan, figures, transition..) 3. Résultats / Results (Vis-à-vis les objectifs) 4. Récapitulation et questions suscitées / Summary and call for questions Note Total : COMMENTAIRES / Comments (Originalité, qualité et quantité de travail, …) * Points positifs / Positive points ? : * Points négatifs / Negative points ? : Votre nom / Your name ? : / 40 Electrochemical Two-Electrode Amperometric Biosensor for Neurotransmitters Analysis Moez Bouali, Student Member, IEEE, and M. Sawan, Fellow, IEEE Polystim Neurotechnologies Laboratory, Department of Electrical Engineering Polytechnique Montreal, Quebec, Canada [email protected] Abstract—This paper presents a highly integrated on chip CMOS potentiostat for neurotransmitters sensing. The circuit maintains a constant-potential amperometry between the reference and working electrodes. Neurotransmitter concentration is converted amperometrically to an equivalent output voltage with a slop of 0. 12 V/µA. Redox currents ranging from 1 nA to 10 µA can be measured. Analog inputs are processed and digital outputs are generated using delta-sigma analog to digital converter. The circuit design is well studied with taken into account power consumption, the input dynamic range as well as the input referred noise. The proposed architecture is implemented with 0.18 µm 1.8 V 1-poly 6-metal CMOS process provided by TSMC. Simulations results show that the proposed potentiostat shows a dynamic input current range of 1 nA to 10 µA, an input referred noise of 20.3 nV/ and consumes less than 1mA, . The proposed ADC shows an input dynamic range of 5 mV and consumes 80µW. Index Terms—Complementary metal-oxide semiconductor (CMOS) integrated circuits, Potentiostat, Delta-sigma modulator, Neurochemical sensing, Microfluidic. I. INTRODUCTION Neurotransmitters play a key role in neural communication. When an action potential in a pre-synaptic neuron arrives to a synapse, neurotransmitters are released to the synaptic cleft. The neurotransmitters diffuse to the post-synaptic neuron and bind to its receptors. This triggers an electrical signal in the post-synaptic neuron, thus enabling neuron-to-neuron messaging [1]. Neurotransmitters problems such as neurotransmitters’ dysfunctions, concentration imbalance, composition disorder, chemical activity … may cause various neurological disorders. Thus, monitoring the composition and the concentration of neurotransmitters such us dopamine, glutamine and serotonin in real-time may help researchers from the medical field to better understand the functioning of the human brain in order to develop new treatments to various neurodegenerative diseases such as Alzheimer, Parkinson, Strokes, Sclerosis, Epilepsy and Schizophrenia. Precise and fast measurement of neuro-chemical activity is crucial for a better understanding of neurodegenerative diseases. Several research groups introduced various solutions for neurotransmitters detection’s such as neurotransmitter imaging techniques’ and electrochemical biosensors. Although the currently available techniques for neurotransmitters imaging such as PET and SPEC [2] techniques are fast and considered as low-risk platform, they remain expensive approach that utilize bulky equipments. In recent years, Biochemical integrated sensors in particular have received a great attention due to their small probe/electrode size, high sensitivity, low cost, accurate and fast measurement of chemical activity and compatibility with CMOS process. As an alternative, Miled et al. proposed a low-voltage laboratory-on chip for dielectrophoretic manipulation and capacitive sensing of nano and micro particles [3]. However, it still a complex and expensive approach which requires a complex process fabrication since it combines different modules such as a Microfluidic structure, a Microelectronics chip and a packaging system which increase the consumption and the size of the Microsystem. Zadeh et al. focused on the sensing devices and proposed a CMOS capacitive sensor for biochemical analysis [4]. The limitation of the previous approach is that requires a complex calibration and remains sensitive to parasites. Janata and Hubert focused on chemically sensitive semiconductor devices (CSSD’s) such as the ion-selective field effect transistor (ISFET) which operate on potentiometric mode [5]. In recent years electrochemical amperometric microsystems have been gaining popularity in manipulating the neurotransmitters particles [6], [7] due to their low cost, high sensitivity and small size. Potensiostat circuit is an exemple of amperometric chemical sensor which measures the current arise from the oxidation or reduction at the working electrode (WE) which is lineary proportional to the concentration Cox (Cred) of the oxidized (reduced) species in the test solution. The current for cathodic , and anodic processes are defined by equation (1) and (2) respectively [8]. (1) (2) where z is the number of moles of electrons transferred per mole of reactant, F is the Faraday constant = 96 487 C/mole, A is the electrode area in square meters, Dox (Dred) is the diffusion coefficient in m²/s for the oxidized (reduced) species, and Cox (Cred) is the bulk concentration in moles / of the oxidized (reduced) species in the test solution. In this paper, the potentiostat circuit has been chosen as the final project for the course of Smart Medical Devices. The potentiostat system is described in Section II. Then in Section III, the circuit level is detailed. Simulation results are presented in section IV. Finally, Section V concludes the paper. II. REVIEW OF CLASSICAL POTENTIOSTAT CIRCUIT Fig. 1 shows potensiostat block diagram in its most basic form. The input current, results of electrochemical reaction between an electroactive species of interest and a working electrode (WE), is measured through the WE, held at a fixed potential to avoid the perturbation of the measuring redox current. The direction of the current is depending on the type of chemical reaction, reduction or oxidation. The reference electrode (RE) is set to a constant voltage for constant-potential amperometry (CA). The polarity (anode and cathode) of the WE and the RE may be inverted depending on the reaction. A high gain, wide-range, 2 stage operational amplifier (OA) is used to control the drain current of the PMOS transistor MPMOS. In equilibrium the OA controls the grid voltage of MPMOS. The concentration’s variation of the neurotransmitter will generate a proportional equivalent current described by (1) and (2) through the drain of MPMOS. This current will change the output impedance of MPMOS and hence the differential input voltage of the OA which in turn moves Vgs to a new equilibrium value. As it is easier to manipulate voltage more than current, a current to voltage circuit based on Wilson current mirror circuit is used to convert current to a proportional voltage with a programmable offset by adding a trimming resistor RL. The reference voltage Va is limited to the functional region of the MPMOS transistor which is supposed to be working in the linear region where the Ohm's law is respected. The output voltage Vout is integrated with a sampling frequency modulated and subsequently quantized in a multi-level quantizer into a digital signal using a Delta-Sigma ) analog to digital converter (ADC). As part of our project for detecting neurotransmitters using a miniaturized Potentiostat device, a ΣΔ ADC is among the best candidates. Compared to Flash and Pipelined ADC which are expensive and relatively complex, modulators offer a high resolution and they are more easily integrated into a dedicated integrated circuit with minimum resources. However, such converter requires a specialized signal processing which may lead to a high conversion time. Basically, these converters consist of an oversampling modulator followed by a digital/ decimation filter that together produce a high-resolution data-stream output. In this paper we will look closely at modulator. The operating principle of the ΣΔ modulator is to encode the variation in the output voltage of the Potensiostat Vp by a series of binary pulses (Vout = 0 or 1). To do the coding correctly, it is necessary that the sampling frequency is high enough to consider the fastest input signal variations. The analog signal applied to the input of the converter needs to be relatively slow so the converter can sample it multiple times, a technique known as oversampling [9]. Fig. 1. b shows the block diagram of a first-order analogue ΣΔ modulator. The Vp voltage attack a linear comparator (subtractor circuit), which provides a signal e = D.Vp representing the difference ("DELTA") between the input voltage at time ‘n’ and the output of the converter (which is the input voltage at the preceding time ‘n-1’). This difference pass through an integrator circuit then undergoes a coding by a clocked binary comparator which produces the output voltage Vout. This Vdd Current to voltage converter Vp MPMOS Vref_b - Digital output integrator Vref + Iox OA RE WE Comparator (b) (a) Amperometric Biosensor Delta-Sigma modulator Fig. 1. Block diagram of the proposed potentiostat voltage is fed back to the input. Finally, the final output is obtained by introducing Vout through a digital/ decimation filter. The latter removes noise outside the signal bandwidth (quantization noise) and lowers the sampling frequency to a value closer to 2x the highest frequency of interest, a technique known as downsampling [10]. III. CIRCUIT DESIGN The current through the WE, where the (1) or (2) is valid, can vary from few pA to few microamperes depending on the electrolyte. This variation on WE current generates a variation on the drain current of MPMOS, and hence the output impedence of MPMOS which in turn changes the differential of the OA. The OA compares the feedback voltage Vfb and the reference voltage Vref . The result of comparison controls the grid voltage Vgs of the MPMOS transistor which moves it to a new equilibrium value. A simple current to voltage circuit based on a current mirror is used to convert the WE current to an equivalent voltage which can be manipulated easy using a modulator. A. The operational amplifier: Since the OA is not dedicated to provide any current, a two-stage amplifier is used. Fig.2 shows the OA which consists of a differential input stage and a common source output stage with a frequency compensation circuit of Cc in series of Rc. A particular attention to the input referred noise of the OA must take into account since we manipulate low currents. Thus, the pMOS input stage is used to optimize Unity-Gain frequency and minimize noise. All transistors are well sized to operate in the saturation region with taking into account the final size of the chip and the important parameters of the circuit. Vdd Ibias V- V+ Rc Cc Fig. 2. Transistor level of the Two-Stage Operational Amplifier B. Current to voltage converter circuit: A current to voltage circuit based on transimpdance amplifier can be used to do the conversion. Since we manipulate low currents values and in order to reduce power consumption a simple conversion circuit based on a mirror of current is used. 3 types of mirror of current (simple, Wilson and wide-swing cascode) are simulated. For reference current ranging between 10 nA and 20 µA, the current mirror type Wilson shows the best output impedance, in the order of 81 MΩ @ 900mV. The current to voltage conversion is done by mirroring the WE current through a resistance R= 120K. C. The proposed ΣΔ Modulator: Related to our project, the conversion principe consists of comparing the output simulated voltage of the amperometric biosensor Vp to a predetermined reference voltage Vref. When the voltage on the capacitor Cint achieve the reference voltage Vref the comparator generate a pulse which discharges the capacitor Cint through the reset switch. Through the measurement periods, the capacity will load faster or slower, depending on the value of the measured voltage Vp. The higher the input signal, the higher the reference voltage is rapidly reached and vice versa. The end result is pulse along the time scale and the frequency of occurrence varies with the difference between the input voltage Vp and the fixed preset voltage reference. Fig. 3 shows the transistor level circuit of the proposed ΣΔ Modulator, which consists of a dynamic comparator, an SR latch, two integrated capacitors (C1 and C2), two discharge capacitors (C3 and C4), two input transistors and a mirror of current. The circuit is controlled through two clock clk1 and clk2. Dynamic comparator circuit with SR (set reset) latch is used to save power consumption [11]. Simulation shows that the maximum offset voltage is 10 mV and the maximum power consumption is 20µW. An SR latch is connected to the outputs (comp_out and comp_out_n) of the comparator in order to reduce glitches at the output and thus facilitates the analysis of simulation results. The comparator is reset through . When Clk2 is high and Clk1 is low, the comparator outputs are reset to ground and the outputs of the SR latch displays the previous state. Also the capacitor C3 and C4 will be reset to the ground and the capacitors C1 and C2 will be charging with the same rhythm through the current mirror composed of . When Clk2 goes to low C1 and C2 are still charged, the output of comparator remains unchanged since they show the same potential. When Clk1 goes to high C4 starts charging through C2. This discharge will result in voltage drop at the positive terminal of the comparator which brings the comp_out to zero (R = 0, S=1 so Q=1). When Q goes to high C3 will be charging, and the outputs of the comparator depend on the value of Vp. For low Vp comp_out goes to high and thus Q become 0. For high Vp is the opposite. Fig. 3. Transistor level of the proposed ΣΔ Modulator IV. SIMULATION RESULTS AND COMPARISON The proposed electrochemical two electrodes microsystem is designed with 0.18 µm 1.8 V/3.3V 1-poly 6-metal CMOS process from TSMC and was simulated using Cadence Design Systems. The potentiostat circuit and the ΣΔ Modulator are designed to operate with 1.8 V and 3.3 V respectively in order to increase the input dynamic range of the modulator. The potentiostat circuit is simulated using a DC current source (models the redox current Iox due to the electrochemical reaction) varies between 1 nA and 10 µA. Since the potentiostat is effective when it maintains a constant voltage difference between the electrodes RE and WE, in other words, when the difference between Vref_p and V_WE remains constant. So we need to know the range of voltage Vref_p for which the potentiostat is effective. By tracing V_WE in function of Vref_p and by varying Iox between 1 nA and 10 µA, Vref_p varies between 0 V to 0.72V. Fig. 4 shows the output voltage of the potentiostat which is linear proportional to the input current. As shown in the Fig. 4 the current range for which the output voltage Vp is representative of the measured current is between 1n A and 10 µA. The OA presents a DC open-loop gain of 90.55 db, a unity gain bandwidth of 10.16 MHz, a phase margin of 83. 53° an input referred noise of 20.3 nV/ @ 1MHz and consumes 68.2 µA which reflected positively in the rapidity and accuracy of the output voltage Vp. Fig. 4. Output response of the proposed Potentiostat As shown in Fig. 4 for I_WE varies between 1nA and 10 uA we get signals whose variations are between 120µV and 1. 196 V. with I_WE= 10 nA Our ΣΔ converter must be able to detect variations of this order. After several simulations by changing each time the dimensions of the transistors, We started to get answers from 0.75 V and got output codes which implies that the input dynamic range of the converter is between 0.75 v and 3.3V. Fig. 5 shows some result of code for different values of Vp=0.7 V, 0.75, 0. 8 V, 0.85 V, 0.9 V and 0.95 V. Fig. 6 shows some result of code for different values of Vp=3.05 V, 3.1, 3.15 V, 3.2 V, 3.25 V and 3.3 V. The minimum variation of the input voltage Vp that can be detected by the converter is about 5 mV. The operating frequency range of the converter is between 1 MHz and 1 GHz. Table I: Parameters of the proposed potentiostat and modulator circuits Parameter Process CMOS 0.18 um Supply Voltage (V) 1. 8 and 3. 3 Input current range 1 nA to 10µA Reference voltage range 0 to 0.72 (V) Input refered noise 20.3 @ 1MHz (nV/ ) Input dynamic range 0.75 V to 3.3 (converter) V Load Regulation 19 (mV/mA) Operating frequency 1 MHz to 1 range (Converter) GHz Fig. 5. ΣΔ response: input signals from 0.7 V to 0.95 V Fig. 6. ΣΔ response: input signals from 3.05 V to 3.3 V V. CONCLUSION This works proposed an integrated on-chip low-voltage two-electrode amperometric biosensor for neurotransmitters analysis. The proposed system level architecture and the circuit level design have been described. Simulation results validated the use of the proposed potentiostat. Currents from 1 nA to 10 µA can be detected during constant-potential amperometry. This design is well suited for in-vivo neurotransmitters monitoring, but it can be used also for other chemical and/or biological process depending on the electrochemical reaction or the biological process between an electroactive species of interest and the working electrode. ACKNOWLEDGMENT The author would like to acknowledge the financial support from Canada Research Chair in Smart Medical Devices, and the CAD tools support from CMC Microsystems. REFERENCES [1] M. H. Nazari, H. Mazhab-Jafari, L. Lian, A. Guenther, and R. Genov, "CMOS Neurotransmitter Microarray: 96Channel Integrated Potentiostat With On-Die Microsensors," Biomedical Circuits and Systems, IEEE Transactions on, vol. 7, pp. 338-348, 2013. [2] S. Kumar, G. Rajshekher, and S. Prabhakar, "Positron emission tomography in neurological diseases," Neurology India, vol. 53, 2005. [3] M. Miled, G. Massicotte, and M. Sawan, "Low-voltage labon-chip for micro and nanoparticles manipulation and detection: experimental results," Analog Integrated Circuits and Signal Processing, vol. 73, pp. 707-717, 2012/12/01 2012. [4] E. Ghafar-Zadeh, M. Sawan, M. Hajj-Hassan, and M. A. Miled, "A CMOS based microfluidic detector: Design, calibration and experimental results," in Circuits and Systems, 2007. MWSCAS 2007. 50th Midwest Symposium on, 2007, pp. 193-196. [5] J. Ν. Zemel, "Ion-Sensitive Field Effect Transistors and Related Devices," Analytical Chemistry, vol. 47, pp. 255A268A, 1975/02/01 1975. [6] G. Massicotte and M. Sawan, "An efficient time-based CMOS potentiostat for neurotransmitters sensing," in Medical Measurements and Applications Proceedings (MeMeA), 2013 IEEE International Symposium on, 2013, pp. 274-277. [7] H. S. Narula and J. G. Harris, "A time-based VLSI potentiostat for ion current measurements," Sensors Journal, IEEE, vol. 6, pp. 239-247, 2006. [8] R. F. B. Turner, D. J. Harrison, and H. P. Baltes, "A CMOS potentiostat for amperometric chemical sensors," SolidState Circuits, IEEE Journal of, vol. 22, pp. 473-478, 1987. [9],[10] Bonnie Baker, “How delta-sigma ADCs work, Part 1 and 2,” Analog Applications Journal, 3Q, 2011 [11] H. Jhin-Fang, L. Wen-Cheng, K. Fan-Tsai, H. Kun-Jie, C. Kao-Lung, and L. Ron-Yi, "A high performance continuous-time sigma-delta modulator with a 2 MHz bandwidth hybrid loop filter for wireless healthcare applications," in Biomedical Engineering and Informatics (BMEI), 2013 6th International Conference on, 2013, pp. 408-412. 1 Convoyeur de courant CCCII+ et transistor DTMOS pour l’amplification de courant sous faible tension Pierre Campbell D´epartement de g´enie ´electrique ´ Ecole Polytechnique de Montr´eal Montr´eal, Canada [email protected] R´ esum´ e —Le transistor ` a tension de seuil dynamique (DTMOS), fonctionne avec une tension de seuil Vth , variable. Cela permet d’abaisser la tension d’alimentation Vdd , et de maintenir les performances du circuit, telle la plage d’amplitude dynamique du signal, qui d´ ependent de l’´ ecart entre Vdd et Vth . Le convoyeur de courant contrˆ ol´ e (second generation Controlled Current Conveyor, CCCII) est un dispositif de base pour r´ ealiser le traitement du signal en mode courant. L’article d´ ecrit un CCCII comprenant deux DTMOS, ainsi qu’un montage simple de CCCII permettant de r´ ealiser l’amplification de courant. Index des termes— faible tension, convoyeur de courant, CCCII, DTMOS. I. Introduction A stimulation ´electrique des nerfs et des muscles am´eliore les fonctions physiologiques amoindries ou inexistantes. Par exemple, les proth`eses visuelles intracorticales pourraient permettre au personne non-voyante d’augmenter leur perception du monde ext´erieur. Des exemples de proth`eses sont pr´esent´es dans [1] et [2] . Pour les circuits qui se trouve ` a proximit´e de tissus biologiques la dissipation de puissance est un facteur important `a consid´erer. Les circuits fonctionnant en mode courant plutˆot qu’en mode tension offre de meilleures performances quant a la consommation de puissance puisqu’ils permettent ` l’utilisation d’une plus faible tension d’alimenttion. En plus, ils peuvent donner une plus grande plage dynamique et un produit gain largeur de bande am´elior´e. Le convoyeur de courant est un dispositif con¸cu pour servir de bloc ´el´ementaire dans l’assemblage de circuit analogique en mode courant. Il a un rˆ ole semblable ` a celui que l’amplificateur op´erationel joue dans la conception en mode tension. Il permet de r´ealiser une large gamme de fonctions avec, g´en´eralement, un nombre r´eduit de transistors par rapport a d’autres m´ethodes. ` L’augmentation de la densit´e des circuits par la diminution de la taille des transistors, rend possible la diminution de la tension d’alimentation. Cela permet une r´eduction de la consommation de puissance. Mais, un param`etre important en technologie CMOS, la tension de seuil Vth , ne suit pas la mˆeme progression que l’abaissement de la L tension d’alimentation [3]. De ce fait, l’´ecart entre la tension d’alimentation et la tension de seuil se r´eduit. Une des cons´equences n´egative de ce ph´enom`ene peut s’observer, par exemple, dans un amplificateur. Dans l’´etage d’entr´ee, la diff´erence entre Vdd et Vth , limite la plage d’amplitudes disponible ce qui r´eduit le rapport signal/bruit. La technique d’utilisation d’un transistor DTMOS [4], [5], permet l’utilisation d’une tension d’alimentation plus faible parce que le transistor poss`ede une tension de seuil variable avec son niveau de polarisation. Cet article d´ecrit l’int´egration de transistors DTMOS dans un convoyeur de courant CCCII+ ; deux de ces convoyeurs sont ensuite utilis´es dans un assemblage pouvant r´ealiser une amplification de courant. II. Transistors DTMOS A. Faible inversion Un transistor CMOS est en r´egime de faible inversion lorsque la tension entre la grille et la source vGS , est inf´erieure `a la tension de seuil VT S . Avec les potentiels du transistor repr´esent´es relativement au potentiel de source [6], le courant de drain suit la relation : iDS = I0S eκs vGS /φt (1 − e−vDS /φt ), o` u I0S = µCox φ2t W L 1 − κs κs e−κs VT S /φt . Dans ces ´equations, φt repr´esente la tension thermique. Le param`etre κs = 1/n, o` u n est le coefficient de pente en faible inversion; κs d´epend du processus et il est diff´erent pour le NMOS (κsn ) et le PMOS (κsp ). Dans ce r´egime, on peut distinguer, en fonction de la tension vDS , une zone triode et une zone de saturation. La zone de saturation apparaˆıt quand vDS 4 φt ≈ 100 mV ; `a ce moment, e−vDS /φt ´etant petit, le courant iDS suit la relation exponentielle: iDS = I0S eκs vGS /φt . La tension de seuil varie en fonction de la polarisation seuil/substrat VSB ; pour un tansistor PMOS, la relation fonctionnelle est: VT S (VSB ) = VT 0 − γ ( −VSB − φ0 − −φ0 ), (1) 2 o` u VT 0 est la tension de seuil lorsque VSB vaut 0, γ est le coefficient associ´e ` a l’effet de substrat et φ0 repr´esente le potentiel de surface au seuil. B. Transistor ` a tension de seuil dynamique La r´ealisation d’un DTMOS se fait en interconnectant la grille et le substrat d’un transistor PMOS. Dans la technologie conventionelle, le transistor NMOS ne peut pas ˆetre utilis´e ` a cause de l’abscence de puit. Une fa¸con de d´ecrire le dispositif consiste ` a le voir comme un transistor bipolaire lat´eral PNP avec la base form´e par la grille et le substrat [7]. L’autre approche est de le d´ecrire comme un transitor PMOS ayant une tension de seuil VT S qui ´evolue en fonction de VGS [4]; d’o` u le nom transistor ` a tension de seuil dynamique. La figure 1 illustre l’´evolution de la tension de seuil en fonction la polarisation VSB (en fait, deux courbes pour deux technologies SOI diff´erentes, dans le contexte de l’article [4]). Les courbes repr´esentent aussi des r´ealisations de l’´equation (1). Lorsque VSB =VGS = 0, le seuil tend vers sa valeur maximale de VT 0 . Lorsque la polarisation augmente, le seuil diminue. Figure 1. Figure 2. Amplificateur utilisant des DTMOS (source: [8]). III. Circuits convoyeur de courant A. Convoyeurs de courant Le principe du convoyeur de courant de premi`ere g´en´eration fˆ ut introduit en 1968 et celui de la seconde g´en´eration, en 1970. Le convoyeur CCCII apparaˆıt en 1995 [9]; il repr´esente une ´evolution qui offre la possibilit´e de modifier le comportement du circuit en faisant varier le courant de polarisation. Il peut se repr´esenter sous la forme d’un souscircuit avec un ensemble de deux ports d’entr´ee X, Y , et d’un port de sortie Z, tel que montr´e `a la figure 3. I0 correspond au courant de polarisation modifiable. VT S en fonction de la polarisation VSB (source: [4]). C. Amplificateur ` a transconductance DTMOS La figure 2 donne le sch´ema d’un amplificateur utilisant deux DTMOS (M1 et M2), pr´esent´e dans [8]. Des r´esultats int´eressants obtenus par simulations num´eriques sugg`ere des gains DC importants et une une fr´equence de coupure ´el´ev´ee, pour une utilisation en basse fr´equence et sous une tension d’alimentation de 4 V . Le circut CCCII pr´esent´e `a la secton suivante est bas´e sur ce circuit. Les avantages de la technique DTMOS sont: 1) l’am´elioration de la plage dynamique de l’amplitude du signal qu’il est possible de traiter; 2) la disponibilit´e d’une quatri`eme borne peut mener ` a une simplification des topologies et ` a une r´eduction du nombre de transistors; 3) l’intervalle des valeurs de tension qu’on peut appliquer `a la borne du substrat n’est pas la mˆeme que celle applicable a la grille, de ce fait la gamme des tensions que peut ` supporter le circuit est plus grande. Figure 3. Bloc CCCII (source: [9]). Le circuit impose les propri´et´es suivantes: 1) Vx = Vy + Rx Ix ; 2) Iy = 0; 3) Iz = Ix . L’imp´edance d’entr´ee id´eale sur Y est infinie. Le circuit peut servir de suiveur de tension avec une entr´ee de grande imp´edance en Y et une sortie en X. Il peut aussi fonctionner comme un suiveur de courant entre les bornes X et Z (d’o` u le nom de convoyeur de courant). La r´esistance parasite Rx change en fonction du courant I0 . Deux types de topologie de transistors sont utiles pour l’impl´ementation du circuit [9]. La premi`ere utilise comme ´etage d’entr´ee une cellule translin´eaire mixte et la seconde se construit avec un amplificateur op´erationnel. Avec la cellule translin´eaire, le circuit a une bonne r´eponse 3 en fr´equence sur une large bande de fr´equence, mais il pr´esente une r´esistance parasite non n´egligeable sur l’entr´ee X. Cette r´esistance a malgr´e tout la propri´et´e d’ˆetre variable avec la polarisation du circuit ce qui permet d’obtenir des fonctions de transfert ajustables. De fa¸con g´en´erale, la cellule d’entr´ee avec l’amplificateur op´erationnel offre une r´esistance de sortie plus faible. Mais elle pr´esente aussi les d´esaventages inh´erents aux amplificateurs op´erationnels, telles une fr´equence de coupure plus faible et l’utilisation d’un plus grand nombre de transistors ce qui entraˆıne une augmentation de la dissipation de puissance. En consid´erant les bonnes performances de l’amplificateur de la figure 2, quant ` a la consommation de puissance sous faible tension et une utilisation en basse fr´equence il sera utilis´e pour l’´etage d’entr´ee du CCCII. Le convoyeur complet est obtenu en ajoutant une autre sortie au miroir d´ej` a existant. Le sch´ema du CCCII, tel qu’assembl´e dans la cellule repr´esentant le convoyeur de courant apparaˆıt a` la figure 4. En plus des bornes X, Y et Z, la borne Iref permet de modifier la polarisation du CCCII ` a partir de l’ext´erieur du bloc. se trouvent dans l’ordre inverse de celles de la figure 8. Les gains varient d’environ 50 dB jusqu’`a 72 dB. Figure 6. Gain de l’amplificateur de courant, sous RL = 30kΩ. Figure 7. Phase de l’amplificateur de courant, sous RL = 30kΩ. ´sultats IV. Simulations et re Le montage de la figure 5 relie deux convoyeurs de courant pour r´ealiser une focntion d’amplicaton de courant. L’acc`es au courant de polarisation de chacun des blocs (not´es dans la figure I01 et I02 ) permet de modifier le gain de l’amplificateur. La tension d’alimentation a ´et´e fix´e ` a 650 mV pour l’ensemble des simulations. Figure 5. Amplificateur form´ e de deux CCCII (source: [9]). La figure 6 repr´esente le gain de l’amplificateur sous une charge r´esistive de 30kΩ; la figure 7 donne la phase de la r´eponse pour la mˆeme charge de 30kΩ. La r´eponse est stable sous cette charge. La figure 8 montre un ensemble de courbes de gains obtenues pour diff´erentes valeurs des param`etres ajustables Iref 1 et Iref 2 . Les courbes correspondent, par ordre d´ecroissant du gain maximal, aux valeurs de param`etres: 1) (Iref 1 = 40u, Iref 2 = 200u); 2) (Iref 1 = 10u, Iref 2 = 200u); 3) (Iref 1 = 40u, Iref 2 = 150u); 4) (Iref 1 = 10u, Iref 2 = 150u); 5) (Iref 1 = 40u, Iref 2 = 100u). Les courbes de phase correspondant aux gains de la figure 8 sont donn´ees ` a la figure 9; mais ici les courbes V. Conclusions L’assemblage d’un ´etage d’entr´ee performant fond´e sur l’utilisaton de DTMOS et d’un ´etage de sortie simple a permis d’obtenir un CCCII efficace pour l’amplification. D’autres aspects des performances de l’amplificateur restent `a explorer. Par exemple, il faudrait d´eterminer le comportement pour les grandes valeurs de r´esisitances de charge. ´fe ´rences Re [1] S. Ethier and M. Sawan, “Exponential current pulse generation for efficient very high-impedance multisite stimulation,” Biomedical Circuits and Systems, IEEE Transactions on, vol. 5, no. 1, pp. 30–38, Feb 2011. 4 Figure 4. Sh´ ema du circuit CCCII+ . voltage compliant visual intracortical microstimulation system,” in Circuits and Systems (ISCAS), 2013 IEEE International Symposium on, May 2013, pp. 646–649. [3] G. Raikos, S. Vlassis, and C. Psychalinos, “0.5 V bulk-driven analog building blocks,” AEU - International Journal of Electronics and Communications, vol. 66, no. 11, pp. 920 – 927, 2012. [4] F. Assaderaghi, S. Parke, D. Sinitsky, J. Bokor, P.-K. Ko, and C. Hu, “A dynamic threshold voltage MOSFET (DTMOS) for very low voltage operation,” Electron Device Letters, IEEE, vol. 15, no. 12, pp. 510–512, Dec 1994. [5] F. Assaderaghi, “DTMOS : its derivatives and variations, and their potential applications,” in Microelectronics, 2000. ICM 2000. Proceedings of the 12th International Conference on, 2000, pp. 9–10. [6] R. Sarpeshkar, Ultra low power bioelectronics : fundamentals, biomedical applications, and bio-inspired systems. Cambridge : Cambridge Univ. Press, 2010. [7] S. Verdonckt-Vandebroek, S. Wong, J. Woo, and P.-K. Ko, “High-gain lateral bipolar action in a mosfet structure,” Electron Devices, IEEE Transactions on, vol. 38, no. 11, pp. 2487–2496, Nov 1991. [8] E. Kargaran, M. Sawan, K. Mafinezhad, and H. Nabovati, “Design of 0.4v, 386nw ota using dtmos technique for biomedical applications,” in Circuits and Systems (MWSCAS), 2012 IEEE 55th International Midwest Symposium on, Aug 2012, pp. 270– 273. [9] A. Fabre, O. Saaid, F. Wiest, and C. Boucheron, “High frequency applications based on a new current controlled conveyor,” Circuits and Systems I : Fundamental Theory and Applications, IEEE Transactions on, vol. 43, no. 2, pp. 82–91, Feb 1996. Figure 8. Gains variables sous RL = 30kΩ (voir le texte pour les valeurs de Iref 1 et Iref 2 ). Figure 9. Phases pour les gains variables sous RL = 30kΩ (voir le texte pour les valeurs de Iref 1 et Iref 2 ). [2] M. Hasanuzzaman, G. Simard, N. Krouchev, R. Raut, and M. Sawan, “Capacitive-data links, energy-efficient and high- Générateur de stimuli applicable pour stimulation électrique fonctionnelle Rapport Final Charles Collette École Polytechnique Montréal, Canada Abstract— Ce document présente un générateur de stimuli biphasique et flexible, suivant une synthèse des plus récents développements concernant l’étage de sortie de signaux associés aux dispositifs de stimulation électrique fonctionnelle pour l’excitation neuronale. La configuration suggérée réplique au requis grandissant du domaine biomédical, motivant le développement de source programmable compatible à diverses formes de signaux électriques, miniaturisation des dispositifs, atténuation des artéfacts et réduction de puissance consommée. Il en résulte de nombreuses topologies et stratégies recensées dans la littérature, résultats des importants défis technologiques. Ceux-ci dérivent de 2 approches distinctives pour la génération d’impulsion, soit par contrôle en voltage ou courant. En lien avec ces travaux, l’actuelle recherche visait à fournir un modèle optimal de convertisseur numérique à analogique (DAC) et de source de stimuli, appuyé par une implémentation du circuit jugée préférable. Les résultats exposent un système à faible puissance, mais compromis en termes de compliance et impédance de sortie. Certaines recommandations accompagnent la discussion afin de fournir des directions éclairantes en vue de prochains développements. Ces conclusions résultent de données en lien avec les critères de performances établis. Mots-Clés—Functional electrical stimulation (FES); current generator; DAC ; Neural stimulator; Output stage I. INTRODUCTION Au cours des années récentes, la science médicale bénéficie de l’évolution de l’électronique par la proposition d’une génération nouvelle de traitements et d’outils diagnostiques. En lien avec l’électrostimulation, ces dispositifs intelligents offrent actuellement des alternatives aux méthodes traditionnelles basées sur la chirurgie, ceux-ci à caractère inflexible, parfois imprévisible et particulièrement destructrice. À cet effet, l’implémentation de stimulateur électrique fonctionnel (FES) s’élargie à plusieurs domaines, selon la littérature. Le contrôle de l’épilepsie par interventions électriques du nerf vague, la stimulation profonde dans le cas du Parkinson, la dépression ou douleur chronique, l’assistance de fonctions physiologiques (vessie, cœur, respiration, mouvement) et sensorielles (vision, ouïe) sont dûment répertoriées [1]. Dans un cadre biologique, la transposition de ces technologies se bute à des critères spécifiques, généralement la sécurité des porteurs, la forme des signaux, la taille des implants et la consommation d’énergie. Ces enjeux s’appliquent en priorité à l’étage de sortie d’un stimulateur, justifié par la proximité du contact avec le tissue et la puissance générée pour la production du stimulus. De ces spécifications strictes origines de multiples stratégies. En matière de sécurité, l’approche commune consiste à l’injection d’un courant biphasique dans le but d’éliminer les charges injectées provoquant la dissolution de l’électrode et le relâchement d’ions toxiques indésirables [2]. Il importe d’assurer une égalité exacte des charges entre les phases positives et négatives. Une transition affine entre les pulses est anticipée, accompagnée de faibles amplitudes ou quantité de charge. D’autre part, plusieurs auteurs imposent une stimulation à courant constant comparativement au voltage constant ou contrôlé, dans l’intérêt d’un contrôle plus aisé des charges débités [3]. Cette quantité de charges varie en fonction de l’impédance fluctuante du milieu, nécessitant une plage ou compliance de voltage et une impédance de sortie élevée afin de maintenir la conservation du courant commandé. À l’opposée, des configurations de types voltages contrôlés sont aussi fréquents en lien avec les applications à haut courant, augmentant l’efficacité énergétique [4-5]. En plus de la batterie d’alimentation, la miniaturisation des dispositifs dépend du dimensionnement des composants et de leur nombre total. Différents auteurs s’intéressent à la redondance, la réduction et la réutilisation de fonctions préalablement existantes dans le schéma électrique global [6]. La technologie CMOS 0.18um encourage aussi l’atteinte de cet objectif. Aussi, la nature des signaux induits influence l’action causée par le système nerveux. Certaines formes d’onde ou fréquences affectent la sélectivité des neurones [1]. La nature miniature et la localisation de l’implant justifient le rôle primaire de la conservation d’énergie, étant donnée le transfert limité par induction. La dissipation peut s’abaisser par la révision des voltages d’opération, l’état des composantes, la topologie ou l’utilisation de boucles de compensation [2-9]. La littérature démontre une corrélation entre la réduction de la puissance et la forme/durée des ondes employées. Traditionnellement carrée, la modulation de ces signaux selon des impulsions triangulaires, exponentielles ou sinusoïdales semble réduire la puissance globale [7-8]. Les systèmes à compliance de voltage fixe résulteraient en perte d’énergie, en l’absence de boucle d’ajustement [7]. Fig. 1. Organisation des modules abordés par la solution proposée. En somme, ces critères prescrivent l’élaboration d’un système flexible pour la génération de stimuli aux formes variées, minimisant les pertes et l’espace. Associé au convertisseur numérique à analogique (DAC) et au générateur de courant (Fig.1.), cette article propose un circuit synthèse de type courant contrôlé, suite aux récents développements en FES. L’objectif vise la combinaison de technique en vue d’optimiser les critères définient antérieurement. La section II décrit les principales classifications et stratégies connues. Il s’en suit la proposition du modèle appuyé par un miroir de courant et un amplificateur de type OTA, en section III. En simulation, la faisabilité et les performances seront évaluées en section IV, précédant une discussion relativement aux conclusions importantes et perspectives futures. II. SOMMAIRE TECHNOLOGIQUE A. Classification des topologies Les étages de sortie recensés se distinguent en 3 catégories. Ceux-ci sont tous bipolaires pour la réduction de la diaphonie (crosstalk), malgré une diminution notée d’efficacité. Ils sont habituellement implémentés avec DAC composés de transistors «binary-weighted» ou par code thermomètre pour le maintien de la stabilité [10]. D’abord, il existe les étages à stimulation par voltage contrôlé (VCS), appliquant un voltage au tissu ciblé. Telle que mentionné, cette approche est réservée au circuit priorisant l’économie d’énergie, malgré une dépendance inappropriée à l’impédance du milieu [4]. Trois types dérivent des types VCS, dont le contrôle par résistance, augmentant l’impédance de sortie en alimentant le transistor avec une boucle active. Le courant est délivré par la résistance, implémentée par un transistor MOS. La sortie DAC à voltage est utilisée pour alimenter les transistors, causant une compliance faible. Un modèle profite d’une boucle active pour fixer le voltage de drain des transistors du miroir, rendant le courant de stimulation proportionnel à celui de la source (Fig.2(b)). Cette technique rehausse l’impédance de sortie, permettant un ajustement amélioré aux nerfs stimulés et à la variabilité du contact électrode/tissu. Deuxièmement, la technique la plus prisée consiste à une stimulation contrôlée par le courant (ICS), où un courant est débité vers la cible sans influence de l’impédance du milieu. La régulation du stimulus est donc favorisée, ainsi que la sécurité [3]. Certains utilisent des miroirs de courant pour dupliquer l’impédance de sortie et produire une sortie exponentielle et flexible (Fig.2(a)). Ces courants consument tout de même de l’énergie de l’alimentation par l’emploi de transistors de haut voltage pour assurer une compliance large. Il existe une configuration type «wide-swing» en cascade minimisant ces tensions, mais l’espace du circuit devient plus élevé. Un autre type VCS concerne des stimulateurs en mode voltage avec un suiveur de tension. Le suiveur est implémenté par un amplificateur opérant en rétroaction négative et un transistor MOS. Le courant de stimuli est directement proportionnel au voltage de sortie du DAC et se garde constant. Ces circuits se caractérisent par une compliance très élevée ou faible, selon ces caractéristiques. Finalement, il existe des modèles contrôlés par charge. Cette technique requiert un large réseau de condensateurs, encombrant l’espace disponible et rarement employée [1]. Fig. 2. (a) «Wide-swing» en cascade ICS. (b) Miroir de courant avec résistance en à voltage contrôlé. B. Techniques d’optimisation Plusieurs techniques furent explorées dans le but de fournir un circuit de stimulation flexible, à faible coût énergétique, ainsi qu’aux performances optimisée. Une pratique récente concerne la récupération d’énergie par un ajustement en temps réel de la compliance liée au voltage. Les travaux de Foultz et al démontre l’amplitude des pertes énergétiques en lien avec la pratique traditionnelle employant une compliance fixe pour une stimulation à courant constant [7]. D’autre part, ce même auteur pointe vers le diamètre des axones pour définir l’énergie optimale (forme des pulses) de stimulation. La littérature recense une multitude de configurations concernant les miroirs de courant et amplificateur de rétroaction. Ces dérivés ont tous en commun l’apport de cascade de transistors, maintenant un courant constant à la sortie avec impédance variable des tissus. Ceux-ci sont polarisés par une tension imposée afin de contrôler le régime d’opération et leur puissance consommée. Puisque le miroir de courant impose deux étapes à la transposition de Idac vers la sortie (Iout), certains circuits proposent une branche unique. Cette technique implique un seul courant, réduisant l’énergie dépensée. L’absence de voltage imposé ou de compensation linéaire suggère une complexité moindre et une réduction de surface. Toutefois, l’impédance de sortie serait affaiblie, d’où l’utilisation d’amplificateur à gain infini à faibles signaux. Parmi ceux-ci, les modèles à transconductance linéarisée (TCA) ou opérationnelle (OTA) sont désignés. La technique HFCS génère aussi un courant biphasique à faible coût, sans tension de polarisation. Selon Shen, l’utilisation d’un DAC à capacité éliminerait la dissipation, suivant la réponse transitoire [4]. Un DAC à code thermomètre présente des avantages marqués au niveau de la linéarité. III. TOPOLOGIE PROPOSÉE A. Converstisseur Numérique-Analogique Le convertisseur opère à partir d’un code binaire à 6 éléments, afin de permettre une résolution suffisante pour la génération flexible de pulses. Sa topologie de type «current steering» lui confère un avantage de simplicité, permettant une conversion directe sans étage de tension. Exposé en Fig.3(a), le circuit se compose de 14 NMOS fonctionnant en saturation. Un circuit complémentaire (Fig.3(c)) fournit les courants de référence Idac1 et 8xIdac1=Idac2 à partir d’un courant Iref = 1.85uA. À l’activation des transistors associés aux signaux binaires, ces courants sont multipliés par 2,3 ou 4 dans le drain de la branche correspondante. La largeur des NMOS ajuste le courant copié, en fonction des dimensions des transistors de la ligne de référence. Les propriétés liées aux NMOS d’une même branche s’équivalent en cascade, assurant une reproduction plus fidèle du courant et une impédance de sortie élevée. Les grilles des transistors M8-M10-M12-M14 sont interconnectées pour la saturation et la tension à polarité contrôlée, sauvegardant de l’énergie. Le signal Stim1 prévient la dissipation d’énergie lors de l’inaction du système en désactivement le module, à l’entrée de M1. Une mise en marche du DAC permet ensuite son contrôle, avec les entrées D0 à D5. De plus, une telle structure symétrique liée aux composantes du DAC conduit à sauvegarder de l’espace sur un circuit intégré. Le courant total Imiroir débité au module suivant représente l’addition des 6 branches, en accord avec la loi des nœuds. Ils opèrent en région de faible puissance et voltage, soit Vb1= 1.05V. Le courant sortant de la boucle et du transistor critique M26 charge le circuit d’interrupteurs, de la Fig.3(e). Ce dernier prépare le train de pulses sous forme biphasique, selon les commandes à SS1-SS4. Deux branches vers la mise à terre peuvent servir pour la décharge des tissus stimulés. b) a) c) B. Générateur de courant L’étage suivant concerne l’approvisionnement du courant en direction du tissu. Un miroir de courant fut implémenté pour ces caractéristiques d’impédance de sortie élevée (Fig.3(d)). Des transistors à long canaux favorisent cette propriété. Par contre, une largeur suffisante s’impose aussi lors de voltage effectif faible, assurant de maintenir un voltage maximal à la charge. Pour un voltage de compliance profitant au maximum de l’alimentation, un compromis fut établi dans le design du miroir. La configuration priorisée implique un faible voltage (Vb4 = 0.25V), réduisant la chute de tension pour l’opération du miroir (voltage headroom) et la consommation. La tension de polarisation Vb4 se détermine par le requis Vgs – Vth ≤ Vds, pour M23 et M24 en mode saturation. Les dimensions des 4 transistors sont égales pour un gain unitaire (500n/20u). La stratégie emploie une boucle rétroaction de courant, vers un amplificateur de type OTA illustré à la Fig.3(b). Amplifiant l’impédance de sortie par sa forme cascade, un voltage commun élevé et les MOS à long canaux, la résistance de sortie dépend du gain et des transistors M25 et M26. Une formulation de la compliance Vc guide le design afin de déterminer un compromis adéquat avec les autres critères. L’amplificateur fournit un gain ≈ 84db pour un Vin = 300mV. Les tensions de polarisation configurent le gain et la vitesse du circuit et Vb5_stim2 l’active sur demande. (Vb5_stim2 = 0.1V, Vb6 = 1V, Vb7 = 0.975V) d) e) Fig. 3 (a) ADC (b) Amplificateur OTA (c) Circuit de référence (d) Miroir de courant. (e) Circuit d’interrupteur pour courant biphasique. IV. RÉSULTATS Le circuit fut implémenté sous Cadence, considérant la technologie 0.18um. En Fig.5, les données résultantes confirment le fonctionnement du circuit pour la production d’un signal biphasique typique. Succession de pulses d’amplitude élevé et court, ces trains conservent le total de charges à débiter, en diminuant le voltage moyen au borne du tissu. Considérant la linéarité suffisante et le temps de transition du courant de stimulation illustré par la courbe en Fig.4(bleu), il est légitime d’affirmer la flexibilité du système et la possibilité de générer des signaux triangulaires, sinusoïdaux ou d’autres formes. Malgré ces objectifs atteints, le courant généré contient des irrégularités, possiblement en lien avec l’imprécision des tensions de polarisation du DAC et du miroir de courant. Les sauts produits sont caractéristiques des DACs de type «binary-weighted» et proportionnels au nombre de bits. Le voltage de compliance, le courant maximal potentiel et la linéarité du DAC sont aussi plus faible, en analogie à d’autres suggestions similaires en littérature [3,4,5,13]. En contrepartie, le circuit semble offrir une approche intéressante pour la limitation d’énergie et l’impédance de sortie, en opposition à ces mêmes travaux. V. CONCLUSION En lien avec la stimulation fonctionnelle de neurones, le développement d’un étage de sortie peu énergivore et fonctionnel remplit partiellement l’objectif de départ. Une étude approfondis du circuit serait requis, afin d’optimiser les divers compromis de design, tels la compliance et le courant maximal de sortie. Les résultats rapportés considèrent un tissu purement résistif, de résistance réaliste à 10K [4]. En pratique, un tissu se modélise différemment, selon un amalgame de résistances et de condensateurs. Il serait aussi pertinent d’analyser les standards concernant les résultats. Par exemple, la littérature mentionne la puissance des circuits, sans spécifier les modules considérés dans l’équation. De ce fait, les valeurs communiquées varient amplement entre les rédactions, d’où l’absence de comparaison dans ce document. Certaines alternatives mentionnées en section II méritent d’être investiguées. Malgré leur encodage, les DACs à code thermomètre raffineraient la linéarité et les irrégularités de transition. L’ajout de condensateur servirait potentiellement à stabiliser les résultats. Finalement, la suggestion de Sawigun à double boucle éliminant un MOS du miroir est prometteuse, pour rehausser les performances générales [6]. REFERENCES [1] [2] [3] Fig. 4. Courant de stimulation négatif (rouge) DAC (bleu) Sortie du miroir [4] [5] [6] [7] [8] Fig. 5. Train de pulses biphasiques à voltage moyen faible. TABLEAU I SOMMAIRE DES PERFORMANCES DU MICROSTIMULATEUR [9] Propriétés Circuit proposé Technologie Impédance de sortie Courant de stimulation maximal DAC Linéarité Voltage de compliance Temps de transition Consommation de puissance Mode de stimulation Voltage d’alimentation Résolution 0.18um 275MΩ [10] 120uA [11] 1.65uA 1.67V < 100ns 295uW Courant contrôlé 1.8V 6 bits [12] [13] Cuevas, M. A. M., Saleh, L. A., Schroeder, D., & Krautschneider, W. H. (2012). Toward the Optimal Architecture of an ASIC for Neurostimulation. InBIODEVICES (pp. 179-184). Chun-Yu Lin and Ming-Dou Ker, Overview of on-Chip Stimulator Designs for Biomedical Applications, Journal of Neuroscience and Neuroengineering, Vol. 1, pp. 1–9, 2012 Sina Farahmand, Programmable High-Output-Impedance, LargeVoltage Compliance, Microstimulator for Low-Voltage Biomedical Applications, IEEE, San Diego, California USA, 2012 Shen, D. L., & Chen, H. W. (2014). A prototypical interface for deep brain stimulation. Microelectronics Journal, 45(1), 119-125. Ghovanloo, M., & Najafi, K. (2005). A compact large voltagecompliance high output-impedance programmable current source for implantable microstimulators. Biomedical Engineering, IEEE Sawigun, C., Ngamkham, W., van Dongen, M., & Serdijn, W. A. (2010, November). A least-voltage drop high output resistance current Source for Neural Stimulation. In Biomedical Circuits and Systems Conference (BioCAS), 2010 IEEE (pp. 110-113). IEEE. Foutz, T. J., Ackermann Jr, D. M., Kilgore, K. L., & McIntyre, C. C. (2012). Energy efficient neural stimulation: coupling circuit design and membrane biophysics. PloS one, 7(12), e51901. Ethier, S., Sawan, M., & El-Gamal, M. (2010, May). A novel energyefficient stimuli generator for very-high impedance intracortical microstimulation. InCircuits and Systems (ISCAS), Proceedings of 2010 IEEE International Symposium on (pp. 961-964). IEEE. Shulyzki, R., Abdelhalim, K., & Genov, R. (2010, May). CMOS current-copying neural stimulator with OTA-sharing. Lee, S. Y., & Lee, S. C. (2005). An implantable wireless bidirectional communication microstimulator for neuromuscular stimulation. Circuits and Systems I: Regular Papers, IEEE Transactions on, 52(12) Meza-Cuevas, M. A., Ramesh, K., Schroeder, D., & Krautschneider, W. H. (2012, December). Hybrid Architecture of a DAC for Neurostimulation. InBiomedical Engineering International Conference (BMEiCON), 2012 (pp. 1-5). IEEE. Nadeau, P., & Sawan, M. (2006, November). A flexible high voltage biphasic current-controlled stimulator. In Biomedical Circuits and Systems Conference, 2006. BioCAS 2006. IEEE (pp. 206-209). IEEE. Azin, Meysam ; Mohseni, Pedram: A high-output-impedance current microstimulator for anatomical rewiring of cortical circuitry.2008 GBM8320 – Hiver 2014 1 Conception d’un bio-amplificateur à bande passante et gain variable Sina Fartoumi Abstract— Nous avons conçu un amplificateur destiné aux signaux extracellulaires neuronaux à gain variable et à bande passante variable. Le gain maximal est de 47dB alors que la minimale est de 38 dB. La bande passante est modifiable en ajustant la fréquence de coupure supérieure. Cette fréquence est ajustable et peut prendre des valeurs prédéterminées comprises entre 4kHz et 23kHz ce qui est bien suffisant pour amplifier les potentiels d’action qui ce trouvent dans la bande de 0.1 Hz à 10Khz. L’amplificateur est de faible puissance ( 16µW) et présente un rendement acceptable en réponse au bruit. Dans ce présent travail, nous présentons les étapes de conception du circuit ainsi que sa validation. Finalement, nous comparons notre amplificateur à ceux d'autres travaux en tenant compte du noise efficiency factor. Index Terms— operational amplifier, bioamplifier, VGA, high pass filter, low pass filter. I. INTRODUCTION omme nous le savons, une connaissance des principaux signaux physiologiques est primordiale pour connaitre l’état d’un patient et de poser le meilleur diagnostiques possible. On peut par exemple, penser aux signaux de l’électrocardiogramme qui permettent aux médecins de repérer des anomalies cardiaques. De manière plus spécifique, on peut donner l’exemple des Deep Brain Stimulation adaptatifs qui sont utilisés dans le traitement de maladies comme l’épilepsie et le parkinson. Avant de déclencher une stimulation dans une zone bien précise du cerveau, le stimulateur doit détecter un signal nerveux associé à la maladie en question. Pour ce faire le signal enregistré doit être traité pour qu’il soit reconnaissable et analysable. Une des premières étapes est d’amplifier ces signaux et de filtrer les signaux parasites. Or, les signaux physiologiques ne présentent pas tous les mêmes caractéristiques. Par exemple, l’amplitude des signaux ECG est différente de ceux d’un EEG ou un EMG. Aussi leur plage de fréquence n’est pas la même. De plus, à l’intérieur d’un même groupe de signaux, il peut exister plusieurs types de C Cet article à été remis le 17 avril 2014, il s’agit du rapport de travail de session dans le cadre du cours GBM8320 offert à l’École Polytechnique de Montréal. Cours enseigné par M.Mohamad Sawan .L’auteur, Sina Fartoumi est étudiant à la maîtrise cours en genie Biomédical à l’École Polytechnique de Montréal (courriel :[email protected]). sous signaux qui eux non plus ne sont pas forcément similaires. Par exemple, les signaux neuronaux peuvent se classer dans plusieurs catégories. Il y a les signaux extracellulaires, intracellulaires et les LPF (local field potentiel). En fonction du type de signal voulu, la méthode de mesure peut différer et le type d’électrodes utilisé aussi. Il n’en reste pas moins que dans tous les cas il est primordial de disposer d’un système d’acquisition capable de s’adapter aux types de signaux enregistrés. Pour ce faire, il existe des systèmes d’amplification à contrôle de gain automatique, qui en échantillonnant le signal mesuré sont capables d’ajuster le gain de l’étage d’amplification de façon à ce que le signal de sortie soit utilisable. La composante centrale d’un système de contrôle de gain automatique est un amplificateur à gain variable et c’est ce type d’amplificateur que nous proposons de développer dans le cadre du projet du cours. Nous nous concentrerons sur la mesure de potentiels d’action extracellulaire de cellules nerveuses. La figure 1 présente d’ailleurs une vue de haut niveau du circuit que nous développerons. Figure 1: schéma bloc du circuit II. FONCTIONNEMENT DU CIRCUIT Le circuit est donc composé d’un filtre passe-bas dont la fréquence de coupure est ajustable. Un filtre passe-haut qui à aussi sa fréquence de coupure ajustable. Idéalement, pour pouvoir mesurer les potentiels d’actions extracellulaire comprisse 100-500µV, la bande passante créée par ces deux filtres devrait se trouver entre 0.1Hz et 10kHz. Le circuit central du système est évidemment un amplificateur opérationnel à transconductance (OTA) dont le gain est ajustable (VGA) par l’entremise d’un signal de contrôle. Bien GBM8320 – Hiver 2014 qu’ il existe plusieurs types de VGA, dans le cas présent nous tenterons de mettre au point un VGA contrôlable de manière numérique. C’est-à-dire que le signal de contrôle du gain et des fréquences de coupures est des signaux numériques. Il est possible d’obtenir ce signal en utilisant un convertisseur analogique/ numérique que nous ne développerons pas dans le cadre de ce travail. Bien entendu, le travail que nous proposons n’est pas révolutionnaire en ce sens que plusieurs amplificateurs à gain variable ont déjà été développés pour plusieurs applications différentes. Dans le domaine médical, il est souvent préférable d’avoir des systèmes qui ne consomment pas trop d’énergie. Pour cette raison, il est primordial de mettre un accent sur la basse consommation de l’amplificateur. Ainsi, nous avons choisi de nous baser sur des travaux antérieurs qui ont déjà fait leurs preuves. Mohseni et al. [1] ont mis au point un système d’enregistrement à basse puissance de signaux neuronaux. D’autres équipes comme celle de Kazerouni et al . [2] on eux aussi mis au point un amplificateur à très faible puissance ( 77nW) destiné aux signaux neuronaux. Dans ce dernier cas, l’amplificateur présenté est de bande passante variable. De façon général, dans ces deux travaux cités, l’amplificateur conçu est un OTA à deux étages. Un OTA est un amplificateur qui prend un niveau de courant à sont entrée et produit un niveau de tension à sa sortie. 2 donnée par l’expression suivante. (1) Il est à noter que malheureusement, cette fonctionnalité de l’amplificateur n’était toujours pas fonctionnelle lors de la rédaction du présent document et pour cette raison, les transistors M6, Mp et la résistance Rg ne ce trouve pas dans la version finale du circuit. Le deuxième étage de l’amplificateur est composé des deux transistors M10 et M11et nous avons utilisé la compensation de Miller en introduisant un condensateur entre la sortie du premier étage et la sortie du système. Aussi, c’est en modifiant la valeur de cette capacité qu’il devient possible de modifier la fréquence de coupure haute du système qui est en fait la fréquence de coupure du filtre passe-bas composé de Cc et la résistance drain-source du transistor M11. L’expression de cette fréquence de coupure est similaire à celle de l’expression 1 en y substituant les valeurs de rds11 et Cc. Les transistors M8-M9, constituent la source de courant qui est répliqué dans les trois autres branches du circuit par l’entremise des paires de transistors M7-M6, M5M6 et M5-M10 qui sont des miroirs de courants. Dans ce circuit, qui est une configuration en boucle ouverte, le gain est non modifiable, mais il est important de connaitre les éléments qui l’influencent pour pouvoir faire une conception adéquate. En faisant une analyse petit signal du circuit de la figure 2, on obtient l’expression du gain en boucle ouverte de l’amplificateur. A = gm2gm11 ( rds2 || rds4 ) ( rds10 || rds11 ) Figure 2: Amplificateur OTA en boucle ouverte La figure 2, donne une idée générale du circuit développé. Dans ce circuit, nous reconnaissons un OTA à deux étages dont l’étage d’entrée est formé de PMOS. Nous avons opté pour une entrée PMOS puisque ceux-ci présentent normalement un plus bas niveau de bruit que les NMOS. L’étage d’entrée d’amplification différentiel est composé des transistors M1-M4. Le courant provenant de l’électrode passe par un condensateur qui bloque la composante DC qui pourrait être présent à l’entrée. En combinant ce condensateur à la résistance rds du transistor Mp, on obtient un filtre passe-haut dont la fréquence de coupure ( fréquence basse du système ) dépend de ra résistance drain-source du transistor Mp. Or celle-ci est contrôlée par la tension à la grille de cette dernière. Cette tension dépend de la tension aux bornes de la résistance Rg. Bref, en modifiant cette résistance, il est possible de modifier la fréquence de coupure du filtre à l’entrée qui est (2) Puisque nous savons que le gain en boucle ouverte d’un amplificateur comme celui de la figure 2 est donné par l’équation 2, il devient alors possible de modifier le gain du circuit en modifiant le courant dans les branches différentielles de l’amplificateur. En faisant ainsi, on modifie les résistances rds2 et rds4. Cependant, une telle façon de faire pour modifier le gain d’un amplificateur peu affecter sa stabilité. Il est donc souvent recommandé de modifier le gain d’amplification en boucle fermée. III. OBJECTIFS DU PROJET Donc pour obtenir un amplificateur à gain variable et à bande passante variable, il faut être en mesure de modifier la valeur de la capacité de compensation, de modifier la résistance du filtre passe pas en entré et finalement, de modifier le gain du système en boucle fermée. Dans un premier temps, nous pensions pouvoir nous baser sur la conception des OTA déjà faite et publié par différentes équipes [1-2], mais malheureusement nous n’avons pas été en mesure de répliquer leur travail de façon à obtenir les mêmes résultats qu’ils GBM8320 – Hiver 2014 avaient publiés. Pour cette raison, nous avons dû redéfinir quelque peu nos objectifs de départ. En effet, dans un premier temps, nous voulions optimiser un design existant pour y ajouter la capacité de contrôle de gain ainsi que la bande passante, et ce, de manière la plus efficace possible. Cependant, nous avons finalement fait la conception de l’OTA nous même pour ensuite y ajouter les fonctionnalités de contrôle de ces principales caractéristiques. Dans ce qui suit, nous présentons le travail réalisé qui consiste en un amplificateur à gain variable et à bande passante variable tout en gardant la fréquence de coupure basse constante. Celle-ci reste dans les environs de 100mHz ce qui correspond aux caractéristiques des signaux que nous avions ciblés au tout début. IV. CIRCUIT CONÇU En ce basant sur la figure 2 et en suivant les règles de conception d’OTA [3-4], nous avons conçu le circuit présenté à la figure 3. 3 correspondent à ceux de la figure 2. Transistor W/L (µm) Zone de fonctionnement M1-M2 100/1 Subthreshold M3-M4 15/1 Saturation M7-M5 4/1 Saturation M10 16/1 Saturation M11 75/3 Saturation Figure 4: dimension des transistors La figure 3 présente l’amplificateur dans une configuration en boucle fermée non-inverseur. Le gain théorique d’une telle configuration dépend du rapport des résistances R1 (400kΩ) et R0 (1kΩ) (figure 3) et est de 1+ R1/R0. En modifiant la résistance R1, il devient possible d’ajuster le gain. En mettant deux résistances (400kΩ) en parallèle avec R1 et en contrôlant leur ajout au circuit, nous contrôlons le gain du système. À la figure 3, l’ajout de ceux-ci ce fait par l’entremise d’interrupteur. Par contre, ces interrupteurs sont en réalité des transistors qui sont contrôlés par des signaux externes. Ce même principe s’applique au condensateur de compensation. On trouve ici quatre condensateurs de 1.2pF en parallèles dont le contrôle de l’ajout ce fait de la même manière que décrit plus haut. Le condensateur à l’entrée qui coupe la composante DC du signal à l’électrode est de 1pF. Le circuit est alimenté par une tension Vdd de 1.8 V et tire un courant total de 9µA (16µW). V. RÉSULTATS Figure 3: OTA à gain variable et à bande passante variable Dans un premier temps, avec une source de courant de 1.5µA qui remplace M8-M9 et en utilisant le miroir de courant M7-M5 ( noms des transistors en référence de la figure 2) nous avons alimenté la première étage d’amplification, l’amplificateur différentiel. À cette étape, nous avons dimensionné les transistors M1-M2-M3 et M4 de manière à obtenir un signal à la sortie de cet étage qui reflète la forme du signal d’entrée sur la grille de M2. Ainsi, en mettant un signal sinusoïdal en entrée, il devient facile de vérifier que l’amplificateur différentiel fonctionne dans sa zone linéaire si le signal de sortie est bien une sinusoïde non déformée et non tronquée. Ensuite, la conception de la deuxième étage ce fait en dimensionnant M10 pour ajuster le courant dans la branche de sortie, mais aussi M11 qui détermine l’impédance de sortie tout en jouant sur le gain final. La table 1 montre le dimensionnement des transistors, le nom des transistors Pour vérifier le fonctionnement de l’amplificateur, nous devons premièrement vérifier qu’il est en mesure d’amplifier sans altérer la forme d’un signal à l’entrée. Par se faire, en appliquant un signal sinusoïdal de 500µV peak to peak de fréquence de 1kHz avec aucune composante en tension continu, nous recueillons la tension de sortie présentée à la figure4. Figure 5: tension de sortie avec gain en boucle fermée de 47 dB ( R1 = 400kΩ). Dans un deuxième temps, il est primordial de vérifier la réponse en fréquence du système pour s’assurer que le gain soit le même pour toute la bande passante. La figure 5 présente le diagramme de bode du système. GBM8320 – Hiver 2014 4 Sachant qu’une valeur de NEF proche de 1 est très bon , celui notre amplificateur est de 6. En comparant avec d’autres travaux [1-2,5-7], on peut affirmer que la valeur obtenue ici est acceptable étant donné que les valeurs publiées ce trouve entre 1.32 et 19.4 . VI. CONCLUSION Figure 6: diagramme de bode du système avec gain ajusté à 47dB (agrandir pour voir le graph du gain). L’amplificateur est ajustable à trois niveaux de gain différents avec leur bande passante respective : 47 dB (100mHz – 8.5, 4.41,2.89 ou 2.33KHz) , 41dB ( 110mHz – 15, 8, 5.25 ou 3.96KHz) et 38dB (10 mHz- 24,11.36,7.82 ou 6 KHz) . Il est aussi important de vérifier que le niveau de bruit induit à l’entrée ( input inferred noise ) est assez bas. Pour ce faire, en effectuant une analyse du bruit du système on obtient les résultats présentés à la figure 7. Figure 7: input inferred noise ( V2/Hz) En connaissant la bande passante moyenne de l’amplificateur (12KHz) et la valeur du input inferred noise (IIN) pour cette bande (2.73x10-15 V2/Hz) , il est possible d’estimer la valeur en volt rms du IIN par l’équation 3. Nous avons conçu un amplificateur à gain variable et à bande passante variable à faible consommation. Cet amplificateur est destiné aux signaux de potentiel d’action extracellulaire de cellule nerveuse dont les signaux sont d’amplitude compris entre 100µV et 500µV dans la bande de fréquence de 0.1 à 10KHz. Notre système présente un NEF raisonnable qui semble être dans la moyenne. Par contre , notre amplificateur présente un ‘offset’ en tension continue qui varie entre 90 et 160mV. Bien que cette valeur soit moindre que dans d’autres travaux [2], il serait intéressant de minimiser cet offset. On sait que celui-ci est fonction des dimensions des transistors M1-M4 et M10 par contre la modification de ceuxci engendre la modification de gain du système. Il y a donc toujours un compromis à faire. De plus, le design proposé ici n’est pas optimal et pourrait être amélioré. Particulièrement dans la façon de modifier les paramètres du gain et de la bande passante. Le fait de mettre plusieurs résistances et des condensateurs en parallèles peut augmenter la taille du circuit une fois intégré. Dans le cas des résistances, il serait préférable de modifier la résistance R1 en tirant profit du fait qu’un transistor est en fait une résistance variable. Effectivement, en contrôlant la résistance drain-source d’un transistor par un voltage à sa grille, il est possible de modifier le gain en boucle fermée. Le même principe pourrait être utilisé pour la fréquence de coupure en modifiant la résistance au lieu de la capacité dans nos filtres [8]. En ce qui concerne la modification de la fréquence de coupure basse, il serait aussi intéressant de remplacé Rg (fig.2) par un transistor dont on contrôle la résistance pas une tension variable externe. REFERENCES [1] [2] (3) Ou BW est la bande passante. Ici, la valeur Vrms du IIN est de 5.72 µV rms. Il devient alors possible de calculer le facteur d’efficacité en matière de bruit (NEF), facteur utilisé pour comparer des amplificateurr entre eux . (4) Ou IT est le courant total tiré par la source,le voltage thermique (26mV à 300K) , BW la bande passante , k la constante de Boltzman et T la température en kelvin ( 300 K). [3] Mohseni, P.; Najafi, K., "A fully integrated neural recording amplifier with DC input stabilization," Biomedical Engineering, IEEE Transactions on , vol.51, no.5, pp.832,837, May 2004 I. Kazerouni, H. Dehrizi, S. Isfahani, A 77 nW Biomamplifier with a tunable bandwidth for neural recording systems. 978-1-4244-7456-1/10/ ,2010 IEEE Gray, P.R.; Meyer, R.G., "MOS operational amplifier design-a tutorial overview," Solid-State Circuits, IEEE Journal of , vol.17, no.6, pp.969,982, Dec. [4] G. PALMISANO, G. PALUMBO AND S. PENNISI,” Design Procedure for Two-Stage CMOS Transconductance Operational Amplifiers: A Tutorial”, Analog Integrated Circuits and Signal Processing, 27, 179–189, 2001 [5] R.R. Harrison and C.Charles, “A low-power low-noise CMOS amplifier for neural recording applications,” Solid-State Circuits, IEEE Journal of, vol.38, no.6, pp.958-965, June 2003 [6] J. Parthasarathy et al., “An Integrated CMOS Bio-potential Amplifier with a Feed-Forward DC Cancellation Topology,” Proc. 28rd Annu. IEEE/EMBS Conf., pp. 2974–2977, 2006. [7] [8] Ming Yin and MaysamGhovanloo, “A Low-Noise Preamplifier with Adjustable Gain and Bandwidth for Biopotential Recording Applications” IEEE 2007. Wattanapanitch, W.; Fee, M.; Sarpeshkar, R., "An Energy-Efficient Micropower Neural Recording Amplifier," Biomedical Circuits and Systems, IEEE Transactions on , vol.1, no.2, pp.136,147, June 2007 CMOS Transimpedence Amplifier with Automatic gain control for Functional Near Infrared Spectroscopy application Sreenil Saha The most critical design requirements for fNIRS front In this report I have presented a new Transimpedence end includes high transimpedence gain, high SNR, low Amplifier implemented in 180nm Complimentary power consumption, high output swing, wide dynamic metal-oxide-semiconductor (CMOS) technology. The range, narrow bandwidth around the required proposed TIA has a bandwidth of about 500KHz, frequencies and low input noise. It is quite difficult to transimpedence gain of nearly 2M, input referred noise consider all these design parameters in a single of about 900fA/√Hz and a very low power consumption integrated circuit. Available proposed amplifiers for this of about 250µW. This TIA is well suited to be case are suffering from a lot of limitations so that trade incorporated with functional near infra red spectroscopy off between necessary parameters occurs with the cost (fNIRS) which is a portable and non-invasive tool for of losing reliability and performance. Phang et al. [2] proposed a TIA combining a sub 1V current mirror and monitoring of blood oxygenation. a common gate TIA based on a current gain amplifier for optical communications. Achigui et al[11] modified 1.Introduction Common brain monitoring system are bulky, non- this TIA by adding an Operational Tranconductance portable and require sophisticated software and Amplifier (OTA) with Dynamic Threshold Transistor hardware tools, so they are not a proper platform to be (DTMOS) for NIRS front-end photoreceiver. All these developed as a portable brain imaging system. Only designs are based on fixed gains and only one mode of Electro-encephalography (EEG) and functional near- operation. These circuits are still limited by inherent infrared spectroscopy(fNIRS) can be realized using speed, noise and power limitation due to CMOS equipment that is light enough to be continuously worn. process. fNIRS is a non-invasive, safe and high temporal 2. Implementation of Existing TIA in 180nm resolution imaging technique for the real-time and CMOS technology continuous monitoring of the brain function and My aim is to create a highly sensitive TIA with a very biological tissues. In fNIRS system, the brain tissue is high gain, low noise, wide dynamic range and high penetrated by the near-infrared radiation (650nm – output swing to ensure the maximum detection of the 950nm) and the reflected light is detected by the photo reflected NIR light. The TIA proposed by E. Kamrani et detector and is then transformed into electric current and al[16] has very low input noise, high transimpedence subsequently Transimpedence Amplifier(TIA) converts gain and low power consumption. This TIA is best the electric current into voltage for further processing by suited for this application and so I decided to implement following stages of the receiver and then the signal is this TIA in 180 nm CMOS technology (shown in Figure observed to investigate the brain function. The first 2). Simulation results of this TIA in 180 nm technology interface with the human body and the fNIRS block is is as follows : the photo-transceiver front-end (Fig. 1). It consists of a NIR light source and detector, driver, amplifier and Parameter Output Swing analog or digital interfaces. Fabrication Technology CMOS 180nm Supply Voltage 1.8 V Transimpedence Gain ~5K Power Dissipation 1.3mW Bandwidth 600MHz Input Noise 200pA/√Hz Output Swing 1.2V Abstract Fig. 1 Block Diagram of fNIRS Phototransreiver Silicon Avalanche Photodiode (SiAPD) is used here due to its high sensivity and high gain. The main disadvantages of the SiAPDs are their relatively long transit time and additional noise due to avalanche multiplication. In order to overcome this limitations, several high speed front end circuits has been proposed. However these circuits are still limited by inherent noise and power limitation due to CMOS process. Unfortunately these methods reach high speed by having more power dissipation or more area cost. As we can see that the input referred noise of the implemented TIA is very high as compared to the earlier work.The input referred noise should be as low as hundereds of fA in the KHz bandwidth. Also the transimpedence gain needs to be increased for better performance. The power consumption is less as compared to the previous TIA. The bandwidth is very large and we don’t need this large bandwidth for this application. So, we need to reduce the bandwidth and increase the gain keeping the gain-bandwidth product same. Also to increase the gain of the TIA I have used a cascaded transistor at the lower arm of the current mirror. After tuning the transistors and doing the sensitivity analysis, the trans impedence gain is not increasing above 5K and also the bandwidth is remaining almost constant at 500MHz with very less variation. gain and vice-cersa. Firstly I increased the gain by playing with the parameters of the transistors (M2x, M2y, M2b), by varying the dimensions and the bias voltage. But I observed that by doing this the input referred noise increases and it was adversely affeting the stbility of the system. So, there has to be a trade-off between the gain, bandwidth and noise. The maximum achievable gain is 1.6M and 3dB bandwidth is 600KHz. The power dissipation is low in the range of about 160180µW. I used an input capacitance of 1pF for the simulation. The transimpedence gain and the response of the TIA is depicted in Figure 4. Figure 2 Schematic of earlier TIA (Proposed by E. Kamrani et al) 3. Design of the Modified Transimpedence Amplifier (a) The new TIA is basically a modification of the existing TIA but in order to increase the gain, I modified the design by incorporating a single stage amplifier after the output as shown in Figure 3. (b) Figure 4. The Gain (a), The ouput Swing (b) Pule reponse of the circuit shown in Figure 3. 4. Noise Analysis Fig 3. Schematic of the modified TIA The TIA uses a negative feedback to obtain a stable transimpedence gain and a large bandwidth but this negative feedback can cause stability problems. We can use a resistor as a feedback or a PMOS transistor as an active feedback resistor biased by a voltage source. The transistor M5 is added to increase the bandwidth and minimise the miller effect. The 3dB cut-off frequency can be increased by the transconductance of M5 as long as the gain is simultaneously reduced. A compromize is done between the bandwidth and the gain because it is known that increasing bandwidth adversely affects the The sensitivity of an optical amplifier is limited by its noise performance. The signal flow graph of the circuit is shown in Figure 5 clearly depicting the noise contributions of the various transistors at different nodes. The feedback paths are shown by curved lines. The equivalent noise power at the input node is given by the Eq. 1. 2 <itot > = | (gm2x+gm2y)+sCA( sCin +1) gm1+gs1 gm3 |2 In32 + | 𝑠𝐶𝐴 ( sCin gm1+gs1 sCin +1) ( sCB sCin +1)+(gm2x+gm2y)( +1) gm6+gs6 gm6+gs6 gm3 2 + | gm1+gs1 |2 In12 + In2x + In2y2 + |2 In3b2 | | 1 +sCf RF 1 +sCf+sCL RF 1 +sCf RF 1 +sCf+sCL RF 2 |2 In42 + | 1 +sCf RF 1 +sCf+sCL RF |2 In4b2 + |2 In52 ………………….(1) where, Inx = 4 KTƴ gmx , x = 1….5 The thermal noise generated by the resistor is : IR(f)2 = 4 KTƴ /Rf .………………….(2) Here, q is the electron charge, k is Boltzmann’s constant, T is the absolute temperature, gmx terms correspond to the tranconductance of the transistors, Inx terms represent the thermal noise of each MOSFETs across the drain and source terminals and ƴ is the excess noise factor. Although MOSFETs also produce flicker noise, flicker noise can be ignored in our design because the high bandwidth of the amplifier makes thermal noise dominant. And, Cin = Cpd + Cdb2x + Cdb2y + Cgs1 CA = Cgs2x + Cgs2y + Cdb1 + Cgs3 + Cdbp2 Cc = Cgs4 + Cdb6 + Cdbp3 CB = Cdb3 + Cgs6 CL = COUT + Cgs5 + Cdb4 + Cdb5 + Cdbp4 1 Yf = + sCf Rf The above capacitor terms represent the capacitance values at the various nodes. The equivalent input noise current increases with the increase in the input capacitance. Since the main objective is to compare the noise with the signal, I would like to refer all noise sources back to the input. This operation is done by translation each noise component in the Signal Flow graph back to the input node iScin. Figure 6 shows the plot between the input referred noise and frequency. It can be noted that the input current noise values are near about 900fA upto 500KHz. Figure 6. Input current noise density of the proposed TIA If we analyse the noise contribution due to the various sources we will find that the devices in cascade configuration such as M1 generally do not contribute significant noise at low frequencies. The effective cancellation of the noise in this configuration can be described in terms of a recirculation of the noise current within the cascade transistor. For the transistors M2x and M2y, the noise is already input referred. The transistors M2x, M2y and M2b have the largest noise contribution. The equation 2 shows a low frequency noise floor set by the feedback resistor Rf. Clearly the total noise power will decrease for higher Rf, reaching a minimum with an infinite feedback resistance. The proposed TIA shows low input noise characteristics (Fig. 6). Refering to Table 1, the input current noise of the proposed TIA at 1KHz is almost an order of magnitude better than most other references. In order to optimize the performance of the amplifier, using sensitivity analysis, the best values for optimal sizing are selected for the transistors to render the highest possible transimpedence gain and low input referred noise. Figure 5 Signal Flow Graph of the Proposed TIA Ref Tech [1] [2] [3] [4] [5] [6] [7] [8] [9] [11] [12] [13] [14] [15] [16] This work 0.35 0.35 0.18 0.18 0.13 0.18 0.13 0.35 0.6 0.6 0.18 GaAs MESFET 0.5 0.35 0.35 0.18 Supply Voltage(V) 3.3 3 3.3 3.3 1.8 1.2 1 3 3 2 5 NA 2.5 3 1.8 Power Diss. (mW) 17 8 100 140 34 74.16 1 30 30 7.2 100 115 0.14 3.15 ~160µW Max Gain 1.7 k 19 k 1k 765 850 ~4.5 k 210k 8.7k 8.7 k 6.3 k 6.8 K 1.6 k 1.5 k 200k 1.5M BW (MHz) 1900 70 2580 3125 4250 3000 4800 50 550 500 2500 500 1200 110 Hz 0.051 600KHz Input Noise (A/√Hz) 9.7 p 6.7 p 11p 4.5 p 4.5 p <10 p 2p 17.3 p NA 108 f 900f Table 1 4. Conclusion A low noise and high gain TIA has been designed and simulated in a standard 0.18µm technology. The proposed TIA achieves 600KHz bandwidth, 1.6M gain with 160µW of power dissipation from a 1.8V supply voltage. The input referred noise values are also very low at around 900fA/√Hz.The characteristics of the proposed circuit are shown comparing to the other works in Table 1 which clearly depicts the power dissipation and transimpedence gain preference of the proposed circuit comparing to other works. For NIRS or any other biomedical application, the most important performance parameters are power consumption, gain and noise whereas bandwidth is secondary. Hence, this newly designed TIA is well suited for any biomedical application. References : [1] B. Huang, X. Zhang and H. Chen, “1 Gb/s Zero Pole Cancellation CMOS Transimpedence Amplifier for Giga- bit Ethernet Applications,”Journal of Semiconductors, Vol. 30, No. 10, 2009. [2] K. Phang and David A. Johns, “A CMOS Optical Preamplifier for Wireless Infrared Communications,”IEEE transactions on circuits and systems -II, Vol. 46, No. 7, July 1999. [3] Wei-Zen Chen and Shih-Hao Huang,” A 2.5 Gbps CMOS Fully Integrated Optical Receiver with Lateral PIN Detector,” IEEE 2007 Custom Integrated Circuits Conference (CICC) [4] W.-Z. Chen, S.-H. Huang, G.-W. Wu, C.-C. Liu, Y.T.Huang, C.-F. Chiu, W.-H. Chang and Y.-Z. Juang, “A 3.125 Gbps CMOS Fully Integrated OpticalReceiver with Adaptive Analog Equalizer,” Proceedings of IEEE Asian Solid-State Circuits Conference, Jeju, 12-14 November 2007, pp. 396399. [5]J.-S. Youn, H.-S. Kang, M.-J. Lee, K.-Y. Park and W.-Y. Choi, “High-Speed CMOS Integrated Optical Receiver with an Avalanche Photodetector,” IEEE Photonics Technology Letters, Vol.21, No. 20, 2009, pp. 1553-1555. [6] S. Radovanovic, A.-J. Annema and B. Nauta, “A 3Gb/s Optical Detector in Standard CMOS for 850 nm Optical Communication,” IEEE Journal of Solid-State Circuits,Vol. 40, No. 8, 2005, pp. 1706-1717. [7] F. Tavernier and M. Steyaert, “Power Efficient 4. 5 Gbit/s Optical Receiver in 130 nm CMOS with Integrated Photodiode,” Proceedings of European Solid-State Circuits Conference, Edinburgh, 15-19 September 2008, pp. 162- 165. [8]Khoman Phang and David A. Johns,”A 1V 1mW MOS Front-End with On-Chip Dynamic Gate Biasing for a 75Mb/s Optical Receiver,”ISSCC2001/Session 14/GigaBit Optical Communications II/14.4. [9]Behzad Razavi,”A 622 Mb/s 4.5pA/√Hz CMOS Transimpedence Amplifier”, 2000 IEEE International SolidState Circuits Conference. [10]K. Phang, “CMOS Optical Preamplifier Design Using Graphical Circuit Analysis,” PhD Thesis, Department of Electrical and Computer Engineering, University of Toronto, Toronto, 2001. [11] H. F. Achiguia, M.Sawan and C. J.B. Fayomi, “A Monolithic Based NIRS Front-End Wireless Sensor,” Microelectronics Journal, 39, 10, 2008, pp. 1209-1217. [12] I. Song, “Multi-Gbit/s CMOS Transimpedance Amplifier with Integrated Photodetectorfor Optical Interconnects,” A Ph.D. Thesis Presented to The Academic Faculty, Georgia Institute of Technology, Atlanta, 2004. [13] Taylor, S. S. and T. P. Thomas, “A 2pA/√Hz 622Mb/s GaAs MESFET Transimpedance Amplifier,’’ ISSCC Dig. Tech. Papers, pp. 254-255, Feb. 1994. [14] Mohan, S. S. and T. H. Lee, “A 2.125Gbaud 1.6kΩTransimpedance Preamplifier in 0.5µm CMOS,’’ Proc. CICC, pp. 513-516, May 1999. [15] M. Ingels and M. Steyaert, “A 1-Gbit/s, 0.7-µm CMOS Optical Receiver with Full Rail-to-Rail Output Swing,” IEEE Journal of Solid State Circuits, Vol. 34, No. 7, 1999, pp. 971977. [16]Ehsan Kamrani, Frederic Lesage and Mohamad Sawan, “Low-Noise, High-Gain Transimpedence Amplifier integrated with SiAPD for low-Intensity Near-Infrared Light Detection”, IEEE sensors journal, Vol. 14, No. 1, January 2014.
© Copyright 2024 ExpyDoc