+1 - 関西学院大学理工学部情報科学科

アセンブラプログラミング演習
2012.11.19
２０１２年度
「第三回講義録」
情報科学科早藤貴範
第三回講義のアジェンダ
－演習：ｓｔｅｐ３－
１．グラフィックス
＊ＣＡＳＬⅡによるビデオメモリの使い方
ビデオメモリ（フレームバッファ） ⇒ ディスプレー
２．ソフトによるハードの機能の拡大
＊論理回路の設計
＊加算器の設計
・命題論理
・論理代数（ブール代数）
・論理回路
・加算回路
関西学院大学
画像データの格納
メモリ ⇒ フレームバッファ ⇒ ビットマップディスプレー
↑ （ビデオメモリ）
↑
グラフィックコントローラ
画素の階調・色の指定
y1
y2
x1
x2
フレームバッファ
（ビデオメモリ）
ビットマップディスプレー
関西学院大学
グラフィックス画面
グラフィックス画面
＊ＣＡＳＬⅡはグラフィックス機能を持たない
＊メモリダンプウインドウをグラフィックス画面として用いる
・アドレス 1000 – 107F をビデオメモリとする
1000 : 0000 0000 0000 0000 0000 0000 0000 0000
1008 : 0000 0000 0000 0000 0000 0000 0000 0000
1010 : 0000 0000 0000 0000 0000 0000 0000 0000
1018 : 0000 0000 0000 0000 0000 0000 0000 0000
････････････････････････・・・・・・・・・・・・・・・
･･･････････････････････・・・・・・・・・・・・・・・・
1060 : 0000 0000 0000 0000 0000 0000 0000 0000
1068 : 0000 0000 0000 0000 0000 0000 0000 0000
1070 : 0000 0000 0000 0000 0000 0000 0000 0000
1078 : 0000 0000 0000 0000 0000 0000 0000 0000
関西学院大学
メモリダンプウインドウ
1000
1008
1010
1018
1020
1028
1030
1038
1040
1048
1050
1058
1060
1068
1070
1078
関西学院大学
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
グラフィックス画面のルール
１．４ビットを１ピクセルとする
２．１画面は３２ｘ１６ピクセル(pixel)である（５１２画素）
３．各ピクセルは１６階調の濃淡を持つ（濃：Ｆ、淡：０）
・ピクセル（画素）：画像を構成する最小単位の領域
・画像：ピクセル（画素）の２次元配列
１ピクセル⇒４ビット
１ピクセル
0001
1000 : 0000 0000 0000 0000 5000 0000 0000 0000
1008 : 0000 0000 0001 0000 6000 0000 0000 0000
1010 : 0000 0000 0002 ABCD 7000 0000 0000 0000
1018 : 0000 0000 0003 0000 8000 0000 0000 0000
1020 : 0000 0000 0004 0000 9000 0000 0000 0000
･･･････････････････････・・・・・・・・・・・・・・・・
関西学院大学
例：画面中央付近に１ピクセルの点を表示させよ
1000
1008
1010
1018
1020
1028
1030
1038
1040
1048
1050
1058
1060
1068
1070
1078
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
関西学院大学
Central Processing Unit（ＣＰＵ）
＆
Digital Signal Processer（ＤＳＰ）
Central Processing Unit(CPU)
例：Pentium
＊汎用マイクロプロセッサーで、多機能を持つ処理・演算装置
＊基本的な機能の回路だけを有し、必要な機能はソフトで補う
・ソフトによるハードの機能の拡大
・多くの機能で処理は遅く、特殊用途では特に性能が低い
Digital Signal Processor(DSP)
例：ＰＳ２用ＤＳＰ
＊ディジタル信号処理専用の１チップ・マイクロプロセッサー
＊特殊機能の回路を持ち、ハードウエアで高速処理を達成
・積和演算の繰り返し高速処理回路を持つ。
・汎用マイクロプロセッサーより、１桁以上高速処理
＊音声・画像処理用、ＡＣサーボ用、通信のモデム用
ソフトウエア・オリエンティド or ハードウエア・オリエンティド
関西学院大学
CASLⅡとＰＩＣアセンブラの差異
ＣＯＭＥＴⅡとＣＡＳＬⅡ
＊基本的なハード構成 ⇒ 基本的なコマンド（ニーモニック）
＊例：論理演算のコマンド：ＡＮＤ、ＯＲ、ＸＯＲ
＊ソフトによるハードの機能の拡大
新機能をサブルーティンで構成
全ての論理回路をＡＮＤ、ＯＲ、ＸＯＲ
ＰＩＣとＰＩＣアセンブラ
＊特殊なハード構成と特殊なコマンド（ニーモニック）
・制御用特殊命令
＊特殊用途のハードの高速化
関西学院大学
機械語命令の比較（１）
－CASLⅡとＰＩＣアセンブラ言語－
ＣＡＳＬⅡ
＊ロード、ストア命令：LD、ST、LAD
＊算術・論理演算命令：ＡＤＤＡ、ＡＤＤＬ、ＳＵＢＡ、ＳＵＢＬ
＊論理演算命令：ＡＮＤ、ＯＲ、ＸＯＲ
＊比較演算命令：ＣＰＡ、ＣＰＬ
＊シフト命令：ＳＬＡ、ＳＲＡ、ＳＬＬ、ＳＲＬ
＊分岐命令：ＪＰＬ、ＪＭＩ、ＪＮＺ、ＪＺＥ、ＪＯＶ、ＪＵＭＰ
＊スタック・コール・リターン命令・その他：ＰＵＳＨ、ＰＯＰ、ＣＡＬＬ、ＲＥＴ、ＮＯＰ
ＰＩＣアセンブラ
＊転送命令：ＭＯＶＦ、ＭＯＶＷＦ＆ＬＷ
＊算術演算命令：ＡＤＤＷＦ＆ＬＷ、ＳＵＢＷＦ＆ＬＷ、ＩＮＣＦ、ＤＥＣＦ
＊論理演算命令：ＣＯＭＦ、ＡＮＤＷＦ＆ＬＷ、ＩＯＲＷＦ＆ＬＷ、ＸＯＲＷＦ＆ＬＷ
＊ローテイト演算：ＲＬＦ、ＲＲＦ
＊その他の演算命令：ＣＬＲＦ、ＣＬＲＷ、ＢＣＦ、ＢＳＦ、ＳＷＡＰＦ、ＣＬＲＷＤＴ
＊分岐命令：ＩＮＣＦＳＺ、ＤＥＣＦＳＺ、ＢＴＦＳＣ、ＢＴＦＳＳ、ＧＯＴＯ
＊サブルーティン命令その他：ＣＡＬＬ、ＲＥＴＦＩＥ、ＲＥＴＬＷ、ＲＥＴＵＲＮ、ＮＯＰ
ＳＬＥＥＰ
関西学院大学
機械語命令の比較（２）
－CASLⅡとＰＩＣアセンブラ言語－
 ＣＡＳＬⅡとＰＩＣアセンブラの差異
１．ＰＩＣアセンブラにあって、ＣＡＳＬⅡにない命令
＊ＩＮＣＦ、ＤＥＣＦ
＊ＣＯＭＦ
＊ＣＬＲＦ、ＣＬＲＷ、ＢＣＦ、ＢＳＦ、ＳＷＡＰＦ、ＣＬＲＷＤＴ
＊ＩＮＣＦＳＺ、ＤＥＣＦＳＺ、ＢＴＦＳＣ、ＢＴＦＳＳ
２．ＣＡＳＬⅡにあって、ＰＩＣアセンブラにない命令
＊ＪＰＬ、ＪＭＩ、ＪＮＺ、ＪＺＥ、ＪＯＶ、ＪＵＭＰ
＊ＰＵＳＨ、ＰＯＰ
ＰＩＣアセンブラの特徴
＊ビット対応の命令があること
・ＢＣＦ、ＢＳＦ、ＢＴＦＳＣ、ＢＴＦＳＳ
＊特殊な命令：ＩＮＣＦＳＺ、ＤＥＣＦＳＺ（命令の目的？）
関西学院大学
コンピュータの基本原理
「３つの論理の等値関係」がコンピュータの本質
３つの論理
記号論理学
ブール代数
電子回路理論
２値論理
真(True)/偽(False)
１ / ０
ＯＮ / ＯＦF
コンピュータ回路の実現
＊電子回路理論
半導体回路理論
＊「半導体は産業の米」、「シリコン帝国」
＊半導体貿易摩擦、国防問題
関西学院大学
論理回路の基礎
記号論理学 ⇒ 論理代数（ブール代数）
⇒ 論理回路
命題論理（１）
１．命題論理の基本単位は、＜命題(proposition)＞
＊命題 : 主張を表す言明
＊例 : 北山氏の兄は南山氏である。
２．命題は真理値(truth value)を持つ
＊命題が真の時、その真理値をＴと表す
＊命題が偽の時、その真理値をＦと表す
３．基本命題は論理的関係で結ばれ、複合命題を形成する
＊北山氏の兄は南山氏である(A)+北山氏の父は向山氏である（Ｂ）
＊北山氏の兄は南山氏であり、父は向山氏である（Ｃ）
＊複合命題Ｃは、＜命題Ａかつ命題Ｂ＞となる
＊複数の基本命題を結ぶもの : 論理結合子
命題論理(2)
－propositional ligic－
４．基本命題の真理値と複合命題の真理値
＊複合命題の真理値はそれを構成する基本命題の真理値で
決定づけられる
＊複合命題 :
・北山氏の兄は南山氏であり、父は向山氏である（Ｃ）
北山氏の兄は南山氏である（Ａ）・父は向山氏である（Ｂ）
・複合命題Ｃは、＜命題Ａ
かつ
命題Ｂ＞となる
C=A・ B
A
T
T
F
F
B
T
F
T
F
C
T
F
F
F
＝
A
1
1
0
0
B
1
0
1
0
C
1
0
0
0
基本的な論理結合子（１）
１．論理否定 (negation : NOT)
Ａ
２．論理積 (conjunction : AND)
Ａ・Ｂ
３．論理和 (disjunction : OR)
Ａ＋Ｂ
４．排他的論理和
Ａ＋Ｂ
(exclusive disjunction : EXOR)
論理関数の基本法則
複合命題＝論理結合子を含む式＝論理式＝論理関数
・同一法則
Ｘ＋Ｘ＝Ｘ、Ｘ＋１＝１、Ｘ・Ｘ＝Ｘ、Ｘ・１＝Ｘ
・交換法則
Ｘ＋Ｙ＝Ｙ＋Ｘ、Ｘ・Ｙ＝Ｙ・Ｘ
・結合法則
（Ｘ＋Ｙ）＋Ｚ＝Ｘ＋（Ｙ＋Ｚ）、（Ｘ・Ｙ）・Ｚ＝Ｘ・（Ｙ・Ｚ）
・分配法則
Ｘ＋（Ｙ・Ｚ）＝（Ｘ＋Ｙ）・（Ｘ＋Ｚ）
Ｘ・（Ｙ＋Ｚ）＝（Ｘ・Ｙ）＋（Ｘ・Ｚ）
・否定法則
Ｘ＋Ｘ＝１、Ｘ・Ｘ＝０
・二重否定
Ｘ＝Ｘ
・吸収法則
Ｘ＋（Ｘ・Ｙ）＝Ｘ、Ｘ・（Ｘ＋Ｙ）＝Ｘ
・ド・モルガン法則Ｘ＋Ｙ＝Ｘ・Ｙ、Ｘ・Ｙ＝Ｘ＋Ｙ
ド・モルガンの法則の証明
－真理値表による方法－
（１）Ａ＋Ｂ＝Ａ・Ｂの証明
A
B
A + B
A + B
A
B
A ・B
0
0
0
1
1
1
1
0
1
1
0
1
0
0
1
0
1
0
0
1
0
1
1
1
0
0
0
0
（2）同様に、Ａ・Ｂ＝Ａ＋Ｂの証明
ド・モルガンの法則の証明
－ベン図による方法－
（１）Ａ＋Ｂ＝Ａ・Ｂ
（２）Ａ・Ｂ＝Ａ＋Ｂ
Ａ＋Ｂ＝
Ａ・Ｂ＝
A=
A=
B=
B=
Ａ・Ｂ=
A+B=
命題論理の双対性
－ド・モルガン則による証明－
命題論理では、＜・＞と＜＋＞、＜０＞と＜１＞を全て
同時に置換しても、その論理式が成立する。（双対性）
（１）Ａ＋Ｂ＝Ａ・Ｂ
Ａ・Ｂ＝Ａ＋Ｂ
（２）Ａ・Ｂ＝Ａ＋Ｂ
Ａ＋Ｂ＝Ａ・Ｂ
Hint : Ａ＋Ｂ＝Ａ＋Ｂを用いる
基本的な論理結合子（２）
－排他的論理和－
演習１．排他的論理和（反一致回路）は次の論理関数で表さ
れることを証明しなさい。
A+B＝ A・B ＋
A・B
＝（A + B）・（A + B）
(積和標準型）
（和積標準型）
演習２．「演習１」において、積和標準型の論理関数と
和積標準型の論理関数が等価であることを、
ド・モルガンの法則を用いて証明しなさい。
基本的な論理結合子（3）
－排他的論理和－
排他的論理和 (exclusive disjunction : EXOR) ： A + B
A B
A+B A・B A・B
A+B A+B
0
0
0
0
0
0
1
0
1
1
1
0
1
1
1
0
1
0
1
1
1
1
1
0
0
0
1
0
A+B＝ A・B ＋
A・B
＝（A + B）・（A + B）
(積和標準型）
（和積標準型）
積和標準型と和積標準型の論理関数が等価性
－排他的論理和の場合－
A+B＝ A・B ＋
A・B
＝（A + B）・（A + B）
A + B ＝（A + B）・（A + B）
(積和標準型）
（和積標準型）
（和積標準型）
＝ A ・（A + B）＋ B・（A + B）
＝A・A＋A・B＋B・A＋B・B
＝A・B＋B・A
＝A・B＋A・B
(積和標準型）
論理式・論理関数の標準型(1)
論理式の２つの標準型
ある真理値表が与えられた時、
それを表す論理式(normal form)は無数に存在する。
標準となる論理式の形式を決めておく事が望ましい
積和標準型 (disjunctive normal form)
（○ ・ △ ・ ▽）＋（▽ ・ △ ・ □）＋（◇ ・ □ ・ ○）
和積標準型 (conjunctive normal form)
（○＋△＋▽）・（▽＋△＋□）・（◇＋□＋○）
論理式の作り方
２変数関数の真理値表が与えられた時、
元の論理関数（表中のＦ３とＦ４）の作り方を考えなさい
Ｘ１Ｘ２
Ｆ３
Ｘ２ ⇒Ｘ２Ｘ１Ｘ２Ｆ１４Ｘ１ ⇒Ｘ１Ｘ１＋Ｘ２
0
0
0
1
0
1
1
1
0
1
0
0
0
1
1
1
1
0
1
1
1
0
0
0
1
1
0
0
0
1
0
1
1
0
Ｆ３は積和標準型、Ｆ１４は和積標準型で作成
Ｆ３を和積標準型、Ｆ１４を積和標準型で作成可能
論理式の作成方法(1)
－排他的論理和の場合－
排他的論理和の真理値表が与えられている。
その積和標準型論理式EXORを作成しなさい
作成手順
１．真理値表に＜１＞が２項ある。積和標準型を２項で形成
EXOR ＝（Ｘ１・Ｘ２）＋（Ｘ１・Ｘ２）
２．２項が互いに＜１＞になるように、Ｘ１とＸ２のサインを決める
EXOR ＝（Ｘ１・Ｘ２）＋（Ｘ１・Ｘ２）
Ｘ１Ｘ２
0 0
0 1
1 0
1 1
ＥＸＯＲ
0
1
1
0
Ｘ１・Ｘ２
0
1
0
Ｘ１・Ｘ２
0
1
0
論理式の作成方法(2)
－排他的論理和の場合(別解法）－
排他的論理和の真理値表が与えられている。
その積和標準型論理式EXORを作成しなさい
作成手順
１．真理値表に＜０＞が２項ある。積和標準型を２項で形成
EXOR ＝（Ｘ１・Ｘ２）＋（Ｘ１・Ｘ２）
２．２項が互いに＜０＞になるように、Ｘ１とＸ２のサインを決める
EXOR ＝（Ｘ１・Ｘ２）＋（Ｘ１・Ｘ２）
Ｘ１Ｘ２
0 0
0 1
1 0
1 1
ＥＸＯＲ
0
1
1
0
Ｘ１・Ｘ２
0
1
Ｘ１・Ｘ２
0
1
0
0
論理式の作成方法(３)
－排他的論理和の場合－
排他的論理和の真理値表が与えられている。
その和積標準型論理式EXORを作成しなさい
作成手順
１．真理値表に＜０＞が２項ある。和積標準型を２項で形成
EXOR ＝（Ｘ１＋Ｘ２）・（Ｘ１＋Ｘ２）
２．２項が互いに＜０＞になるように、Ｘ１とＸ２のサインを決める
EXOR ＝（Ｘ１＋Ｘ２）・（Ｘ１＋Ｘ２）
Ｘ１Ｘ２
0 0
0 1
1 0
1 1
ＥＸＯＲ
0
1
1
0
Ｘ１＋Ｘ２
0
1
1
Ｘ１＋Ｘ２
Ｘ１＋Ｘ２
1
1
1
0
論理式の作成方法(４)
－排他的論理和の場合（別解法）－
排他的論理和の真理値表が与えられている。
その和積標準型論理式EXORを作成しなさい
作成手順
１．真理値表に＜１＞が２項ある。和積標準型を２項で形成
EXOR ＝（Ｘ１＋Ｘ２）・（Ｘ１＋Ｘ２）
２．２項が互いに＜１＞になるように、Ｘ１とＸ２のサインを決める
EXOR ＝（Ｘ１＋Ｘ２）・（Ｘ１＋Ｘ２）
Ｘ１Ｘ２
0 0
0 1
1 0
1 1
ＥＸＯＲ
0
1
1
0
Ｘ１＋Ｘ２
0
1
1
1
Ｘ１＋Ｘ２
1
1
1
0
１変数論理関数
１変数論理関数を全て書きだしなさい。
その中で意味を持つ論理関数はＦ３（ｘ）だけであることを
説明しなさい。Ｆ３（ｘ）は論理否定（ＮＯＴ）という。
x
F1(x)
F2(x)
F3(x)
F4(x)
0
0
0
1
1
1
0
1
0
1
F1(x) = constant o
F2(x) = X
F3(x) = X
F4(x) = constant 1
２変数論理関数(1)
２変数論理関数を全て書き出しなさい。
それらが全て、ＡＮＤ，ＯＲ，ＮＯＴで書ける事を確認しなさい。
Ｘ１
0
0
1
1
Ｘ２
0
1
0
1
Ｆ１Ｆ２Ｆ３Ｆ４Ｆ５
Ｆ６
Ｆ７Ｆ８
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
X1・X2
X1・X2(AND)
X2
X1・X2
X1+X2(XOR)
X1
X1+X2(OR)
２変数論理関数(2)
２変数論理関数を全て書き出しなさい。
それらが全て、ＡＮＤ，ＯＲ，ＮＯＴで書ける事を確認しなさい。
Ｘ１
0
0
1
1
Ｘ２
0
1
0
1
Ｆ9 Ｆ10 Ｆ11 Ｆ12
1
1
1
1
0
0
0
0
0
0
1
1
0
1
0
1
X1+X2(NOR)
X1+X2(IOR))
X2 (NOT)
X1+X2
Ｆ13
Ｆ14
Ｆ15 Ｆ16
1
1
1
1
1
1
1
1
0
0
1
1
0
1
0
1
X1(NOT)
X1+X2
X1・X2(NAND)
1
2変数関数の式の変形
2変数関数において、Ｆ３を和積標準型、Ｆ１４を積和標準型で
表し、最も簡潔な式に変形しなさい。
真理値表
X1 X2 F3 F14
0
0
0
1
0
1
0
1
1
0
1
0
1
1
0
1
F3 = (X1+X2)・(X1+X2)・(X1+X2)
= (X1+(X2+X2))・(X1+X2)
= X1・(X1+X2)
= X1・X1+X1・X2
= X1・Ｘ２
F１４ = X1・X2+X1・X2+X1・X2
= (X1・(X2+X2)+X1・X2
= X1+(X1・X2)
= (X1+X1)・(X1+X2)
= X1+X2
論理式・論理関数の標準型(2)
等価な論理関数は無数に存在する
最も簡単な実用的回路に対応する論理関数が重要
多数決関数M（３変数関数）の標準型関数
多数決関数Mの真理値表
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
M
0
0
0
1
0
1
1
1
多数決関数Mの標準型
M = AB+BC+CA
= ABC+ABC+ABC+ABC
（簡易型）
(積和型）
= (A+B+C) (A+B+C)
(A+B+C) (A+B+C)
= AB+ABC+ABC
論理積記号＜・＞は省略
（和積型）
（汎用型）
多数決関数Ｍ
－積和標準型論理関数の作成ー
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
M ABC ABC ABC ABC
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1 1
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
1
0
1
0
0
0
1
論理積記号＜・＞は省略
１．Ｍ＝１が4項ある。
積和型を4項で作成
M=ABC+ABC
+ABC+ABC
２．各4項が独立に
<1>になるように
サインを決定
３． M=ABC+ABC
+ABC+ABC
多数決関数Ｍ
－和積標準型論理関数の作成ー
多数決関数Ｍの真理値表が与えられている。
和積標準型の論理関数を作成しなさい。
論理式の簡単化
－ベン(Venn)図による方法－
M = A・B・C + A・B・C + A・B・C + A・B・C
= A・B + B・C + C・A
Ａ・Ｂ・Ｃ
Ａ
Ｃ
Ａ・Ｂ・Ｃ
Ｂ
論理式の簡単化
－カルノー(Karnaugh)図による方法－
M = A・B・C + A・B・C + A・B・C + A・B・C
= A・B + B・C + C・A
A
BC
00 01
0
1
11
10
A・B・C + A・B・C = A・C
X
X
X
A・B・C + A・B・C = B・C
X
A・B・C + A・B・C = A・B
半導体回路
－ＭＯＳＦＥＴの動作－
ＭＯＳＦＥＴ素子は、ＮＯＴ論理回路そのもでのである
ＭＯＳＦＥＴ素子は、入力を反転した出力を出す
インバータ(inverter) ＝ＮＯＴ論理回路
Metal-Oxide-Semiconductor Field Effect Transistor
Vout
RL
3
ＮＯＴ回路
2
S
D
MOSFET動作
⇒
VG
VD
Vout
1
0
1
2
3
4
VG
ＭＯＳＦＥＴの構造
VG>0
ＳｉＯ２膜
ゲート電極
ソースｎ
e
ｎドレイン
VD>0
n-ＭＯＳＦＥＴの表記法
VG
p-Si
ｎ-ＭＯＳＦＥＴの構造
VD
S
Vout
D
RL
MOS インバータN(NOT回路)
VDD
VDD
RL
Vout
VIN
VGG：常時導通
VGG
Vout
VIN
負荷抵抗型
負荷トランジスタ型
ＭＯＳＦＥＴによる論理回路
V
ＮＯＴ論理回路が基本
V
V
X
X
A
A
B
NOT論理回路
NAND論理回路
X
A
B
NOR論理回路
ＭＯＳＦＥＴによる論理回路
演習問題
ＮＯＴゲートだけを用いて、
ＡＮＤゲートとＯＲゲートを構成しなさい。
ＮＯＴゲートだけを用いて、
ＮＡＮＤゲートとＮＯＲゲートを構成しなさい。
ＮＯＴゲートだけを用いて、
ＡＮＤゲートとＯＲゲートを構成する場合と
ＮＡＮＤゲートとＮＯＲゲートを構成する場合では
どちらの回路がシンプルか比較しなさい。
実際のＭＯＳＦＥＴ論理回路
ＮＯＴ論理回路が１つのＭＯＳＦＥＴで構成できるために、
今日のトランジスタ論理回路は
ＮＯＴ、ＡＮＤ、ＯＲを基本とするのではなく
ＮＯＴ、ＮＡＮＤ、ＮＯＲを基本とする。
さらに、ｎＭＯＳＦＥＴやｐＭＯＳＦＥＴを
基本とするのではなく、
高速・低消費電力を特徴とする
ＣＭＯＳＦＥＴを基本とする。
ＣＭＯＳＦＥＴ＝complementary MOSFET
CMOSFETによる基本論理回路(1)
V
V
A
X
A
X
B
NOT論理回路
NAND論理回路
CMOSFETによる基本論理回路(2)
V
A
X
各自設計の
こと
B
NAND論理回路
NOR論理回路
基本論理回路・論理ゲートの記号
ＡＮＤゲート
ＯＲゲート
ＮＡＮＤゲート
ＮＯＲゲート
ＮＯＴゲート
論理回路の従属性
ＡＮＤ論理回路、ＯＲ論理回路、ＮＯＴ論理回路は、
各々が従属していることをしめせ。
Ａ・Ｂ＝Ａ・Ｂ＝Ａ＋Ｂ
Ａ＋Ｂ＝Ａ＋Ｂ＝Ａ・Ｂ
ＮＯＲゲートの活用(1)
ＮＯＲゲートを用いて、
ＮＯＴゲート、ＡＮＤゲート、ＯＲゲートを構成しなさい。
ＮＯＴ
A=A+A
A
A
A A
AND
A
A・B = A・B
= A+B = A+A+B+B B
OR
A+B = A+B
= A+B+A+B
A
B
A
A・B
A+B
NANDゲートの活用(1)
ＮＡＮＤゲートを用いて、
ＮＯＴゲート、ＡＮＤゲート、ＯＲゲートを構成しなさい。
ＮＯＴ
Ａ
A=A・A Ａ
ＡＡ
AND
A
B
A・B = A・B
= A・B・A・B
OR
A+B=A・B
= A・A・B・B
Ａ
A・B
A
A+B
B
排他的論理和ＸＯＲの論理回路(1)
A+B＝ A・B ＋
A・B
＝（A + B）・（A + B）
A
(積和標準型）
（和積標準型）
Ａ
Ａ＋Ｂ
A+B
Ｂ
B
積和標準型
和積標準型
排他的論理和ＸＯＲの論理回路(2)
排他的論理和の論理回路をＮＯＲゲートで構成する。
Ａ＋Ｂ＝（Ａ＋Ｂ）・（Ａ＋Ｂ）
＝（Ａ＋Ｂ）・（Ａ＋Ｂ）
＝（Ａ＋Ｂ）＋（Ａ＋Ｂ）
＝（Ａ＋Ｂ）＋（Ａ＋Ａ）＋（Ｂ＋Ｂ）
Ａ
Ｂ
Ａ＋Ｂ
排他的論理和ＸＯＲの論理回路(3)
排他的論理和の論理回路をＮＡＮＤゲートで構成する。
Ａ＋Ｂ＝（Ａ・Ｂ）＋（Ａ・Ｂ）
＝（Ａ・Ｂ）＋（Ａ・Ｂ）
＝Ａ・Ｂ・Ａ・Ｂ
＝Ａ・（Ｂ・Ｂ）・（Ａ・Ａ）・Ｂ
Ａ
Ａ＋Ｂ
Ｂ
排他的論理和ＸＯＲの論理回路(4)
排他的論理和の論理回路をＮＡＮＤゲートで構成する。
Ａ＋Ｂ＝（Ａ＋Ｂ）・（Ａ＋Ｂ）
＝Ａ・（Ａ＋Ｂ）＋Ｂ・（Ａ＋Ｂ）
Ａ・Ｂ
＝Ａ・（Ａ・Ｂ）＋Ｂ・（Ａ・Ｂ）
＝Ａ・（Ａ・Ｂ）・Ｂ・（Ａ・Ｂ）
Ａ
Ａ＋Ｂ
Ｂ
論理回路のまとめ
ＮＯＴゲート、ＡＮＤゲート、ＯＲゲートは、独立ではない
全ての組み合わせ回路は、
ＮＯＴゲート、ＡＮＤゲート、ＯＲゲートの組み合わせで実現可能
ＮＯＴゲート、ＡＮＤゲート、ＯＲゲートは、
いずれもＮＡＮＤゲートもしくはＮＯＲゲートだけで構成可能
全ての組み合わせ回路は、
ＮＡＮＤゲートもしくはＮＯＲゲートだけで構成可能
半加算器の論理回路
半加算器の真理値表を作成し、その論理回路を設計せよ
半加算器の
真理値表
半加算器の論理式
Ａ
Ｂ
Ｓ
Ｃ
Ｓ＝Ａ＋Ｂ＝Ａ・Ｂ＋Ａ・Ｂ
＝（ＮＡＮＤゲート）を利用
Ｃ＝Ａ・Ｂ
１
１
０
１
半加算器の論理回路
１
０
１
０
０
１
１
０
０
０
０
０
Ａ
Ｂ
Ｓ＝Ａ＋Ｂ
Ｃ＝Ａ・Ｂ
全加算器の論理回路
全加算器の真理値表
An Bn Cn Sn Cn+1
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
Ａn+1 ＡｎＡn-1
Bn+1 Bn Bn-1
Sn+1 Sn Sn-1
Cn+1 Cn Cn-1
論理式・論理関数の標準型(2)
等価な論理関数は無数に存在する
最も簡単な実用的回路に対応する論理関数が重要
多数決関数M（３変数関数）の標準型関数
多数決関数Mの真理値表
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
M
0
0
0
1
0
1
1
1
多数決関数Mの標準型
M = AB+BC+CA
= ABC+ABC+ABC+ABC
（簡易型）
(積和型）
= (A+B+C) (A+B+C)
(A+B+C) (A+B+C)
= AB+ABC+ABC
論理積記号＜・＞は省略
（和積型）
（汎用型）
多数決回路の設計
多数決回路をＡＮＤゲートとＯＲゲートを用いて設計せよ。
また、ＮＡＮＤゲートを用いて設計しなさい。
Ｘ＝Ａ・Ｂ＋Ｂ・Ｃ＋Ｃ・Ａ
＊3個のＡＮＤゲートと2個のＯＲゲートで構成可能
＊12個のＮＡＮＤゲートで構成可能
（１ＡＮＤ＝２ＮＡＮＤ、１ＯＲ＝３ＮＡＮＤ）
Ａ
Ｂ
Ｃ
Ａ・Ｂ＋Ｂ・Ｃ
Ａ・Ｂ＋Ｂ・Ｃ＋Ｃ・Ａ
全加算器の論理回路(1)
半加算器の論理回路を用いて、
全加算器の論理回路を設計しなさい。
Ｓｎ＝ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ
＝（ＡｎＢｎ＋ＡｎＢｎ）Ｃｎ＋（ＡｎＢｎ＋ＡｎＢｎ）Ｃｎ
＝（Ａｎ＋Ｂｎ）Ｃｎ＋（Ａｎ＋Ｂｎ）Ｃｎ
＝Ａｎ＋Ｂｎ＋Ｃｎ
Ｃｎ＋１＝ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ
＝ＡｎＢｎ（Ｃｎ＋Ｃｎ）＋（ＡｎＢｎ＋ＡｎＢｎ）Ｃｎ
＝Ａｎ・Ｂｎ＋（Ａｎ＋Ｂｎ）・Ｃｎ
全加算器の論理回路(1)
半加算器の論理回路を用いて、
全加算器の論理回路を設計しなさい。
最下位の桁の加算は、半加算器で計算可能
上位の各桁の加算は、下位の桁上がりを考慮する
Ｃｎ
Ａｎ
Ｂｎ
ＨＡ
Ｓ
Ｓ
Ｃ
ＨＡ
Ｃ
Ｓｎ
Ｃｎ＋１
全加算回路の設計
半加算回路を用いないで、全加算回路を設計しなさい。
Ｓｎ＝Ａｎ＋Ｂｎ＋Ｃｎ
Ｃｎ＋１＝ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ＋ＡｎＢｎＣｎ
＝Ｍ（Ａ，Ｂ，Ｃ）＝多数決回路
Ａｎ
Ｓｎ
Ｂｎ
Ｃｎ
M
Ｃｎ＋１
加算器設計のまとめ
半加算器
S = A + B = A・B+ A・B
C = A・B
Ａ
Ｂ
Ｓ＝Ａ＋Ｂ
Ｃ＝Ａ・Ｂ
全加算器
Ｃｎ
Ａｎ
Ｂｎ
A
B
HA
Ｓｎ＝Ａｎ＋Ｂｎ＋Ｃｎ
Ｃｎ＋１＝Ａｎ・Ｂｎ＋（Ａｎ＋Ｂｎ）・Ｃｎ
Ｓ
Ｃ
ＨＡ
ＨＡ
Ｓ
Ｃ
Ｓｎ
Ｃｎ＋１
FA
S
C
ｎビット加算器の構成
Ａ１
Ｂ１
ＨＡ
Ｃ２
Ａ２
Ｂ２
Ｓ２
ＦＡ
Ｃ３
Ａ３
Ｂ３
Ｓ３
ＦＡ
Ｃ４
Ａ４
Ｂ４
Ｓ１
Ｓ４
ＦＡ
ゲート回路(gate circuit)
２入力ＡＮＤ回路で構成、
ＡＮＤ回路の性質から
制御信号Ｓが1のとき、出力Ｃは入力Ａに等しく ⇒ 通過
制御信号Ｓが０のとき、出力Ｃは常に０となる ⇒ 遮断
ゲート回路の
真理値表
Ｓ
０
０
１
１
Ａ
０
１
０
１
Ｃ
０
０
０
１
入力信号Ａ
出力Ｃ
制御信号Ｃ
ゲート回路
nMOS複合回路構成法（１）
真理値表
A B
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
C
0
1
0
1
0
1
0
1
V
1
1
1
1
1
0
0
0
和積型：＜０＞の3項に注目
(A+B+C) ・(A+B+C) ・(A+B+C)の
3項各々を＜０＞にする
(A+B+C) ・(A+B+C) ・(A+B+C)
= (A+B+C) ・{(A+B)+(C・C)}
= A+{(B+C)・B}
= A+{(B・B)+(B・C)}
= A+(B・C)
= A+B+C
= A・(B+C)
nMOS複合回路構成法（２）
ＶＧＧ
Ａ
Ｂ
Ａ
Ｂ
Ｃ
ＶＤＤ
Ｖｏｕｔ
Ｃ
Ｖｏｕｔ
nMOS複合回路構成法（3）
ＶＧＧ
ＶＤＤ
Ｖｏｕｔ
Ａ
Ｃ
Ｂ
Ａ
B
C
Ｖｏｕｔ
組み合わせ回路
真理値表を表現する論理を実現するために、基本回路を
組み合わせて構成した回路を組み合わせ回路という
全ての入力値を決めれば、出力値は一義的に決まる
記憶機能を持つ順序論理回路は、
入力に対する出力応答が
入力の現在値と入力の過去の値に影響を受ける
ファンイン（fan-in)とファンアウト(fan-out)
論理回路への入力と出力のこと
数には制限がある
ゲート回路
論理信号の転送と遮断（伝送の開閉）の回路
ＡＮＤ回路の入力の一方を制御信号に、他方を情報信号に

Download Report