Cyclone III の製品背景 製品背景情報 背景情報 序文 アルテラは2002年に、低コスト化を目標にゼロから開発した初のFPGAファミリを発表し、プログラ マブル・ロジック業界の勢力図を塗り替えました。この第1世代Cyclone® デバイスは、量産アプリ ケーション向けASICに拮抗する集積度、機能、およびコスト構造を提供するという能力において、 他のいかなるFPGAとも異なるものでした。アルテラは、今回の65nm Cyclone III ファミリの発表 によって、量産アプリケーションに適した低消費電力、多機能性、および低コストというかつてない コンビネーションにより、低コストFPGA市場における勢力図をさらに拡大することになります。 Cyclone III ファミリは、Quartus® II バージョン7.0開発ソフトウェアと合わせて活用することで、 高い水準の生産性を実現しつつ、コストおよび消費電力に対して厳しい制約を強いられるアプリ ケーションのニーズに対応します。 TSMCのローパワー（LP）プロセスで製造されたCyclone III ファミリは、アルテラの製品品質、出 荷実績、および信頼性における卓越した実行力を継続します。Cyclone III の最初のデバイスは 現在、顧客向けに出荷中で、2007年末までに全品種が量産出荷される予定です。 Cyclone III の前世代までのファミリ群と同様に、エンベデッド･メモリやDSP乗算器、アプリケーシ ョンに最適化されたI/O、ロジック･リソース（参考：表1）などの機能の組み合わせを決定する製品 策定プロセスにおいて、顧客の声は重要な要素でした。幅広い市場/アプリケーションにわたる 250社以上の顧客企業が、2006年第3四半期に開始された早期導入プログラムを通じて、 Cyclone III アーキテクチャを活用した設計に積極的に取り組んでいます。 Cyclone III ファミリは、Cyclone II FPGAと比較して、以下の機能を提供します。 ・ 2倍の集積度となる最大120,000個のロジック･エレメント（LE）を持つ、低コストFPGAファミリ として業界最大の集積度 ・ I/O当たりのコスト、ファンクション当たりのコスト、およびメモリビット当たりのコストにおいて制 約条件を持つ設計のそれぞれに最適化されたソリューション ・ 3倍以上のメモリ容量と、いかなる低コストFPGAファミリの中でも最も大きなロジック当たりの メモリ比率により、高速な処理能力を必要とするアプリケーションのコストを削減 ・ 2倍の乗算器数を備え、デジタル・アップ/ダウン・コンバータ、フォワード･エラー訂正（FEC）、 ビデオ･エンコーディングなどDSPの演算量が多大なアプリケーションに最適 Cyclone III ファミリは、スタッガードI/Oリングを使用した構造を持ち、また小型パッケージの選択 肢を持つことにより、ダイサイズとボード面積を削減して、更に低コスト化に対応します。また、低コ 1 ストなアルテラのシリアル・フラッシュに加え、IntelとSpansionから一般向けとして提供されている パラレル・フラッシュをコンフィギュレーション・デバイスとしてサポートすることにより、Cyclone III FPGAを活用した際のシステム･コストを最小限に抑えることができます。 低コストFPGAの の道をさらに開 コスト さらに開く 第1世代Cycloneファミリは、コンシューマ機器およびその他の量産アプリケーションの設計者に対 し、量産製品でプログラマブル・ロジックを使用できる契機となり、FPGAの新しい時代を先導しま した。現在、アルテラの売上の約14％はコンシューマ市場からのものですが、第1世代のCyclone ファミリを発表した2001年においてその比率はわずか9％でした。 多機能性、低消費電力、および低コスト性のユニークなコンビネーションをもつ新しいCyclone III デバイスの利用が可能になることで、FPGAデザインの経済性は、Cycloneシリーズを採用してい る市場の更に幅広いアプリケーションにとって極めて魅力的なものなります。また、プログラマブ ル･ロジック特有の優れた柔軟性により、設計者は進化する標準規格や他の市場要件に対応する 際に生じるデザイン・リスクを最小限に抑えることができます。 Cyclone III ファミリで実現できるワイヤレス、ディスプレイ、ソフトウェア無線（SDR）、およびビデ オ & イ メ ー ジ 処 理 市 場 向 け ア プ リ ケ ー シ ョ ン の 詳 細 情 報 は 、 ア ル テ ラ の Web サ イ ト （www.altera.com/cyclone3-markets 日本語：www.altera.co.jp/cyclone3-markets）をご参照 下さい。 Quartus II デザイン・ デザイン・ソフトウェア・ ソフトウェア・バージョン7.0 バージョン 実証済みIPライブラリ、特定アプリケーションのリファレンス･デザイン、低コスト開発キット、世界で 最も汎用性の高いエンベデッド・プロセッサであるNios® II プロセッサ、およびQuartus II ソフト ウェアWeb Editionを含む、操作性に優れたデザイン･ソフトウェア/ツール群を持つアルテラの完 全なデザイン環境を活用して、Cyclone III FPGAの設計に自信を持って取り組むことができます。 Quartus II ソフトウェアは、低コスト・低消費電力FPGAの設計において、最も優れた性能および 生産性を提供します。Quartus II ソフトウェア・バージョン7.0には、PowerPlay消費電力解析ツー ル、TimeQuestタイミング・アナライザ、SOPC Builder などの操作性に優れた機能が含まれて おり、新しい65nm Cyclone III FPGAファミリ向けに、業界先進の性能および生産性を提供しま す。 主要機能 Cyclone III FPGAファミリは、5,136個から119,088個までのLEを持つ、8つの製品で構成されま す。Cyclone III デバイスは、商用および産業用の温度範囲に対応し、有鉛または無鉛の低コス ト・パッケージ・オプションで提供されます。Cyclone III の主要機能は、次の通りです。 2 最小消費電力65nm FPGA 最小消費電力 ・ TSMCの65nm LPプロセス・テクノロジにより製造 ・ 摂氏25度（接合部温度）でわずか35mWのコア・スタティック消費電力 ・ 電流が流れていないときに、使用されないI/Oバンクの電源を切る、ホット･ソケッティング （活線挿抜）をサポート ・ システムの温度管理、冷却システム向けコスト低減・削減、ポータブル･アプリケーション向け バッテリ寿命の延長などの低消費電力の利点 コストの コストの最適化 ・ 低コスト化のためにゼロから開発 ・ ダイサイズとボード面積を縮小するスタッガードI/Oリング ・ 低コスト･パッケージのオプション ・ 低コストのシリアル・フラッシュ、および一般用途のパラレル･フラッシュによるコンフィギュレー ション・デバイスのサポート 完全な 完全なシステム統合 システム統合 ・ 最大4Mビットのエンベデッド･メモリ ・ 260MHｚで動作する最大288個の乗算器 ・ ダイナミックなリコンフィギュレーションが可能で、柔軟性に優れたフェーズ・ロック・ループ （PLL）による、強力なクロック管理およびクロック合成機能 ・ 調整可能なI/Oスルー・レートを備えた、改善されたシグナル・インテグリティ ・ いかなる低コストFPGAの中でも最速の、400MbpsのDDR2外部メモリ・インタフェースをサポ ート。また、DDR、DDR2、SDR SDRAM、およびQDRII SRAMのサポートとして、迅速なタイ ミング･クロージャを実現するオート･キャリブレーションPHYを搭載 ・ LVTTL 、 LVCMOS 、 SSTL 、 HSTL （ High-Speed Transceiver Logic ） 、 PCI Express 、 LVPECL 、 mini-LVDS 、 RSDS （ Reduced Swing Differential Signaling ） 、 PPDS （Point-To-Point Differential Signaling）、および最大875MbpsのLVDSなどのI/O規格を サポート 3 表1 Cyclone III ファミリの ファミリの概要 ロジック･ ロジック･ デバイス M9Kメモリ メモリ･ メモリ･ 合計メモリ 合計メモリ エレメント ブロック （Mビット ビット） ビット） 乗算器 PLL数 数 合計グローバル 合計グローバル･ グローバル･ 最大ユーザ 最大ユーザ クロック数 クロック数 I/Oピン ピン数 ピン数 （LE） ）数 EP3C5 5,136 46 0.4 23 2 10 182 EP3C10 10,320 46 0.4 23 2 10 185 EP3C16 15,408 56 0.5 56 4 20 347 EP3C25 24,624 66 0.6 66 4 20 215 EP3C40 39,600 126 1.1 126 4 20 535 EP3C55 55,856 260 2.3 156 4 20 377 EP3C80 81,264 305 2.7 244 4 20 429 EP3C120 119,088 432 3.9 288 4 20 531 表2 Cyclone III デバイス・ デバイス・パッケージと パッケージと最大ユーザ 最大ユーザI/Oピン ユーザ ピン数 ピン数 パッケージ・ パッケージ・タイプ 寸法 E144 Q240 F256 U256 F324 22 x 22 35 x 35 17 x 17 14 x 14 19 x 19 EP3C5 94 182 182 EP3C10 94 182 182 EP3C16 84 160 168 168 EP3C25 82 148 156 156 F484 U484 F780 23 x 23 19 x 19 29 x 29 346 346 331 331 535 EP3C55 327 327 377 EP3C80 295 295 429 EP3C120 283 EP3C40 128 215 195 4 531
© Copyright 2024 ExpyDoc
