MN1021617

MN1021617
形名
MN1021617
ROM (× 8 ビット)
128 K
RAM (× 8 ビット)
4K
パッケージ
LQFP128-P-1818C * Pb フリー , FLGA165-C-1111 *Pb フリー
最小命令実行時間
メインクロック使用時
50 ns (3.0 V ～ 3.6 V , 40 MHz 時)
100 ns (2.0 V ～ 3.6 V , 20 MHz 時)
割込み
・RST 端子　・ウオッチドッグ　・NMI 端子　・タイマカウンタ 4 ～ 15
・タイマカウンタ 16, 17, 21　・タイマカウンタ 16 ～ 20 コンペアキャプチャ A　・タイマカウンタ 16 ～ 20 コンペアキャプチャ B　・タイマカウンタ 21 キャプチャ A
・タイマカウンタ 21 キャプチャ B　・タイマカウンタ 21 キャプチャ D
・タイマカウンタ21コンペアE　・タイマカウンタ21コンペアF　・ATCch0～3転送終了
止
・外部 0 ～ 7　・シリアル ch.0 ～3 送信　・シリアル ch.0 ～3 受信　・KI 端子 (OR)　・A/D 変換終了
タイマカウンタ
タイマカウンタ 0：8 ビット× 1 (プリスケーラ)
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
クロックソース ·········· システムクロックの 1/2、タイマカウンタ 1 出力
タイマカウンタ 1：8 ビット× 1 (プリスケーラ)
廃
クロックソース ·········· システムクロックの 1/2、タイマカウンタ 0 出力
タイマカウンタ 2：8 ビット× 1 (UART ボーレート生成)
クロックソース ·········· システムクロックの 1/2、タイマカウンタ 0 出力
タイマカウンタ 3：8 ビット× 1 (UART ボーレート生成)
クロックソース ·········· システムクロックの 1/2、外部クロック入力、タイマカウンタ 0 出力
守
タイマカウンタ 4：8 ビット× 1 (タイマ出力 , A/D 変換起動)
クロックソース ·········· システムクロックの 1/2、タイマカウンタ 0 出力、タイマカウンタ 1 出力
割込みソース ·············· タイマカウンタ 4 のアンダフロー
タイマカウンタ 5,9：8 ビット× 1 (UART ボーレート生成)
クロックソース ·········· システムクロックの 1/2、タイマカウンタ 0 出力、タイマカウンタ 1 出力
タイマカウンタ 6,10,11：8 ビット× 1 (タイマ出力)
クロックソース ·········· システムクロックの 1/2、外部クロック入力、タイマカウンタ 0 出力
割込みソース ·············· タイマカウンタ 6,10,11 のアンダフロー
守
タイマカウンタ 7：8 ビット× 1 (タイマ出力)
保
保
割込みソース ·············· タイマカウンタ 5,9 のアンダフロー
クロックソース ·········· システムクロックの 1/2、外部クロック入力、タイマカウンタ 0 出力
割込みソース ·············· タイマカウンタ 7 のアンダフロー
タイマカウンタ 8：8 ビット× 1 (タイマ出力)
クロックソース ·········· システムクロックの 1/2、外部クロック入力、タイマカウンタ 0 出力、
タイマカウンタ 1 出力
割込みソース ·············· タイマカウンタ 8 のアンダフロー
タイマカウンタ 12：8 ビット× 1 (タイマ出力)
クロックソース ·········· システムクロックの 1/2、外部クロック入力エッジ付、
タイマカウンタ 0 出力、タイマカウンタ 1 出力
割込みソース ·············· タイマカウンタ 12 のアンダフロー
タイマカウンタ 13：8 ビット× 1 (タイマ出力)
クロックソース ·········· システムクロックの 1/2、タイマカウンタ 0 出力、タイマカウンタ 1 出力
割込みソース ·············· タイマカウンタ 13 のアンダフロー
タイマカウンタ 14：8 ビット× 1 (タイマ出力)
クロックソース ·········· システムクロックの 1/2、外部クロック入力エッジ付、
タイマカウンタ 0 出力
割込みソース ·············· タイマカウンタ 14 のアンダフロー
1
MAE00006CJM
MN1021617
タイマカウンタ (つづき)
タイマカウンタ 15：8 ビット× 1 (タイマ出力)
クロックソース ·········· システムクロックの 1/2、外部クロック入力エッジ付、
タイマカウンタ 0 出力
割込みソース ·············· タイマカウンタ 15 のアンダフロー
連結可能　タイマカウンタ 0 ～ 3, 4 ～ 7, 8 ～ 11, 12 ～ 15
タイマカウンタ 16,17：16 ビット× 1
(タイマ出力 , イベントカウント , インプットキャプチャ , アウトプットコンペア , PWM 出力 ,
2 相エンコーダ入力)
クロックソース ·········· システムクロックの 1/2、外部クロック入力（タイマカウンタ 17 の
みエッジ付）、タイマカウンタ 0 出力、タイマカウンタ 1 出力（タ
イマカウンタ 16 のみ）
割込みソース ·············· コンペアキャプチャ A との一致またはキャプチャ時、
止
コンペアキャプチャ B との一致またはキャプチャ時、
タイマカウンタ 16,17 のアンダフロー
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
タイマカウンタ 18：16 ビット× 1
(タイマ出力 , イベントカウント , インプットキャプチャ , アウトプットコンペア , PWM 出力 ,
2 相エンコーダ入力)
廃
クロックソース ·········· システムクロックの 1/2、外部クロック入力、タイマカウンタ 0 出
力 , タイマカウンタ 1 出力
割込みソース ·············· コンペアキャプチャ A との一致またはキャプチャ時、
コンペアキャプチャ B との一致またはキャプチャ時、
タイマカウンタ 18, 19, 20 のアンダフロー
タイマカウンタ 19, 20：16 ビット× 1
守
(タイマ出力 , イベントカウント , インプットキャプチャ , アウトプットコンペア , PWM 出力 ,
2 相エンコーダ入力)
クロックソース ·········· システムクロックの 1/2、タイマカウンタ 0 出力、タイマカウンタ 1 出力
保
割込みソース ·············· コンペアキャプチャ A との一致またはキャプチャ時、
コンペアキャプチャ B との一致またはキャプチャ時、
タイマカウンタ 18, 19, 20 のアンダフロー
タイマカウンタ 21 ：24 ビット× 1 (サーボ制御)
クロックソース ·········· システムクロックの 1/2、タイマカウンタ 1 出力
割込みソース ·············· キャプチャ A へのキャプチャ時、キャプチャ B へのキャプチャ時、
キャプチャ D へのキャプチャ時、コンペア E との一致時、
保
シリアルインタフェース
守
コンペア F との一致時
シリアル 0,1：8 ビット× 1 (MSB/LSB 転送方向選択可 , 7, 8 ビット長の送受信)
クロックソース ·········· タイマカウンタ 2 の 1/8、タイマカウンタ 5 の 1/8, 1/2、外部クロック
シリアル 2,3：8 ビット× 1 (MSB/LSB 転送方向選択可 , 7, 8 ビット長の送受信)
クロックソース ·········· タイマカウンタ 3 の 1/8、タイマカウンタ 9 の 1/8, 1/2、外部クロック
UART × 4 (シリアル 0 ～ 3 と兼用) I 2C × 2 (シリアル 1, 3 と兼用 , シングルマスタ)
I/O
入出力
100
・兼用：56 (アドレスデータセパレート 8 ビットモード)　・兼用：73 (アドレスデータマルチプレクス 8 ビットモード)
入力
8
・兼用：8
A/D
10 ビット× 12-ch (最大 16 入力可能) (S/H 有)
PWM
16 ビット× 5-ch (タイマカウンタ 16 ～ 20)
ICR
16 ビット× 5-ch, 24 ビット× 1-ch (タイマカウンタ 16 ～ 21)
OCR
16 ビット× 5-ch, 24 ビット× 1-ch (タイマカウンタ 16 ～ 21)
電気的特性、端子配置図、サポートツールは次ページに掲載しております。
MAE00006CJM
2
備考
アドレス / データマルチプレクスバスインタフェース , アドレス / データセパレートバスインタフェース ,
8 ビット /16 ビットバス幅選択可
電気的特性
記号
動作時
IDDopr
STOP 時
IDDS
HALT 時
IDDH
許容値
条件
最小
標準
VI = VDD or VSS, 出力解放
f = 40 MHz , VDD = 3.3 V
プルアップ端子 =open, 他の入力端子および
Hi-Z 状態の入出力端子は全端子同時に
止
電源電流
項目
VSS レベル又は VDD レベルを印加
f = 40 MHz , VDD = 3.3 V, 出力解放
最大
単位
50
mA
50
µA
25
mA
1
P47,A23,CS1
2
P00,AD0,D0
3
P01,AD1,D1
4
P02,AD2,D2
5
P03,AD3,D3
6
VDD
7
VSS
8
P04,AD4,D4
9
P05,AD5,D5
127
P53,CS2,ALE
VDD
VSS
P54, RAS, RFSH
P55, CAS, LCAS,BIBT1
P56, CS3, UCAS,BIBT2
P20,A0, KI0
P21,A1, KI1
P22,A2, KI2
P23,A3, KI3
P24,A4, KI4
P26,A6, KI6
P27,A7, KI7,TMI17B
P30,A8
PD6,RTP6
PD7,RTP7
P31,A9
P32,A10
P33,A11
P34,A12
P35,A13
VDD(VPP)
P25,A5, KI5
PC4,TM12O,TM8I,TM21IA
P36,A14
P37,A15
P40,A16
P41,A17
P42,A18
P43,A19
廃
128
P46,A22,CS0
P44,A20
P45,A21
端子配置図
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
(Ta = −20°C ～ +70°C , VDD = AVDD = 3.3 V , VSS = AVSS = 0 V)
126
124
122
120
118
116
114
112
110
108
106
104
102
100
98
125
123
121
119
117
115
113
111
109
107
105
103
101
99
97 96
P52, RE
P51, WEH, WE
94
P50, WEL
93
PC7,NBRACK
92
PC6,NBREQ
91
P97,AN15
90
P96,AN14,TM15O
89
P95,AN13,TM13O
88
P94,AN12,TM11O
10
87
AVDD
P06,AD6,D6
11
86
VREFH
P07,AD7,D7
12
85
P93,AN11
P10,AD8,D8
13
84
P92,AN10
P11,AD9,D9
14
83
P91,AN9
P12,AD10,D10
15
82
P90,AN8
PD0,RTP0
16
81
PD5,RTP5
PD1,RTP1
17
80
PD4,RTP4
P13,AD11,D11
18
79
P87,AN7
P14,AD12,D12
19
78
P86,AN6
P15,AD13,D13
20
77
P85,AN5
P16,AD14,D14
21
76
P84,AN4
P17,AD15,D15
22
75
P83,AN3
MODE0
23
74
P82,AN2
MODE1
24
73
P81,AN1
MODE2
25
72
P80,AN0
26
71
VREFL
27
70
AVSS
28
69
VSS
VDD
29
68
VDD
OSCI
30
67
PB5,SBT3,SCL3
OSCO
31
66
PB4,SBO3,SDA3
65
PB3,SBI3
64
PB2,SBT2,TM18IC
62
63
PB1,SBO2,TM17IC
PA5,SBT1,SCL1
61
PB0,SBI2,TM16IC
60
PA4,SBO1,SDA1
PA3,SBI1
58
59
PA2,SBT0
57
PA1,SBO0
56
PA0,SBI0
55
P75,TM18IOB,TM21ID
54
P74,TM18OA
53
P73,TM17OB,STOP
52
P72,TM17OA
51
P77,TM20IOA
50
VDD
49
PD3,RTP3
48
PD2,RTP2
47
P71,TM16OB,WDOUT
46
P70,TM16OA
45
P67,IRQ7, EXTDK
44
P66,IRQ6
43
P65,IRQ5,TM18IA
42
P64,IRQ4,TM17IA
41
P63,IRQ3,TM16IB
40
P62,IRQ2,TM16IA
38
39
P61,IRQ1,TM3I
36
37
P60,IRQ0
34
35
P76,TM19IOA
32 33
P57, DUMX,BOSC
VSS
PC0,TM4O,TM10I
保
PC1,TM6O,TM11I
RST
PC2,TM8O,TM6I
守
PC3,TM10O,TM7I,TM21IR
MN1021617
PC5,NMI
保
守
95
LQFP128-P-1818C * Pb フリー
3
MAE00006CJM
MN1021617
端子配置図 (つづき)
PB5,SBT3,
SCL3
AVDD
P81,AN1
P83,AN3
P87,AN7
AVDD
P94,AN12,
TM11O
AVDD
P50,/WEL
N
N.D.
PB3,SBI3
VSS
VREFL
P85,AN5
PD5,RTP5
P93,AN11
P96,AN14,
TM15O
PC6,NBREQ
P52,/RE
N.D.
VSS
N.D.
PB2,SBT2,
TM18IC
PB1,SBO2,
TM17IC
PB4,SBO3,
SDA3
P80,AN0
P84,AN4
AVSS
P91,AN9
P95,AN13,
TM13O
PC7,
NBRACK
P51,/WEH,
/WE
PB0,SBI2,
TM16IC
PA4,SBO1,
SDA1
PA5,SBT1,
SCL1
VDD
AVSS
P86,AN6
P90,AN8
P92,AN10
P97,AN15
VSS
P53,/CS2,
ALE
PA1,SBO0
PA3,SBI1
PA0,SBI0
PA2,SBT0
AVSS
P82,AN2
PD4,RTP4
VREFH
P55,/CAS,
VPP
/LCAS, BIBT1
P20,A0,/KI0
P22,A2,/KI2
P26,A6,/KI6
P24,A4,/KI4
P27,A7,/KI7, P25,A5,/KI5
TMI17B
P30,A8
PD7,RTP7
VPP
P31,A9
P75,
TM18IOB,
TM21ID
P71,
TM16OB,
WDOUT
P65,IRQ5,TM
18IA
P73,
TM17OB,
STOP
PD3,RTP3
P63,IRQ3,
TM16IB
P61,IRQ1,
TM3I
P62,IRQ2,
TM16IA
VSS
P76,
TM19IOA
PC0,TM4O,
TM10I
/RST
P57,/DUMX,
BOSC
PC5,NMI
P77,
TM20IOA
N.D.
VDD
VDD
PD2,RTP2
P56,/CS3,
/UCAS,
BIBT2
P21,A1,/KI1
VDD
M
J
G
N.D.
P36,A14
VPP
P41,A17
P34,A12
P32,A10
P33,A11
P35,A13
P15,AD13,
D13
P13,AD11,
D11
P11,AD9,D9
VSS
P01,AD1,D1
P42,A18
P40,A16
VDD
MODE2
P14,AD12,
D12
VSS
P07,AD7,D7
VSS
P47,A23,
/CS1
P44,A20
P45,A21
P43,A19
PC3,TM10O,
TM7I,
TM21IR
MODE1
P16,AD14,
D14
PD1,RTP1
P10,AD8,D8
VDD
P02,AD2,D2
P46,A22,
/CS0
P06,AD6,D6
P04,AD4,D4
VDD
P00,AD0,D0
P17,AD15,D1 P12,AD10,
5
D10
9
8
N.D.
F
E
PC2,TM8O,
TM6I
10
H
PD6,RTP6
廃
VDD
K
P03,AD3,D3
N.D.
MODE0
L
P23,A3,/KI3
N.D.
P05,AD5,D5
P60,IRQ0
守
11
N.D.
P54,/RAS,
/RFSH
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
12
N.D.
VDD
N.D.
PD0,RTP0
VDD
VSS
N.D.
13
N.D.
PC4,TM12O,
TM8I,
TM21IA
P37,A15
PC1,TM6O,
TM11I
OSCI
N.D.
N.D.
N.D.
P70,TM16OA P64,IRQ4,
TM17IA
OSCO
N.D.
N.D.
N.D.
N.D.
P67,IRQ7,/EX P66,IRQ6
TDK
VSS
N.D.
P72, TM17OA P74, TM18OA
止
N.D.
D
C
B
N.D.
A
N.D.
7
6
5
4
3
2
1
FLGA165-C-1111 *Pb フリー
＊ MN102F1617 は、BULL CP8 社とのライセンス契約に基づき製造・販売しております。
保
尚、MN102F1617 は、IC カードに使用することはできません。
＊ A1 は電極（端子）を持ちません。
＊ N.D. は電極（端子）を持ちますが、N.C. の保証はしておりません。
ユーザ基板上で他の配線とショートさせないように配慮して下さい。
保
サポートツール
守
＊ VPP, VDD, VSS, AVDD, AVSS は、複数電極（端子）を持ち同一電極名は内部でショートしています。
エミュレータ
フラッシュメモリ内蔵版
PX-ICE102H1617-LQFP128-P-1818C
注) FLGA165-C-1111 には対応しておりません。
最小命令実行時間
57.1 ns (35 MHz 時)
形名
MN102F1617
ROM(× 8 ビット)
128 K
RAM(× 8 ビット)
4K
最小命令実行時間
62.5 ns (3.0 V ～ 3.6 V , 32 MHz 時)
83.3 ns (2.7 V ～ 3.6 V , 24 MHz 時)
対応パッケージ
MAE00006CJM
LQFP128-P-1818C * Pb フリー , FLGA165-C-1111 *Pb フリー
4
本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項
(1)
本書に記載の製品および技術情報を輸出または非居住者に提供する場合は、当該国における法令、特に安全保障輸出
管理に関する法令を遵守してください。
(2)
本書に記載の技術情報は、製品の代表特性および応用回路例などを示したものであり、それをもってパナソニック株
式会社または他社の知的財産権もしくはその他の権利の許諾を意味するものではありません。したがって、上記技術情
報のご使用に起因して第三者所有の権利にかかわる問題が発生した場合、当社はその責任を負うものではありません。
(3) 本書に記載の製品は、標準用途 − 一般電子機器(事務機器、通信機器、計測機器、家電製品など)に使用されること
を意図しております。
特別な品質、信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途
− 特定用途(航空・宇宙用、交通機器、燃焼機器、生命維持装置、安全装置など)にご使用をお考えのお客様および当
社が意図した標準用途以外にご使用をお考えのお客様は、事前に当社営業窓口までご相談願います。
(4) 本書に記載の製品および製品仕様は、改良などのために予告なく変更する場合がありますのでご了承ください。した
がって、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格書または仕様書をお求め願い、ご確認
ください。
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
止
(5) 設計に際しては、絶対最大定格、動作保証条件(動作電源電圧、動作環境等)の範囲内でご使用いただきますようお願
いいたします。特に絶対最大定格に対しては、電源投入および遮断時、各種モード切替時などの過渡状態においても、
超えることのないように十分なご検討をお願いいたします。保証値を超えてご使用された場合、その後に発生した機器
の故障、欠陥については当社として責任を負いません。
また、保証値内のご使用であっても、半導体製品について通常予測される故障発生率、故障モードをご考慮の上、当
社製品の動作が原因でご使用機器が人身事故、火災事故、社会的な損害などを生じさせない冗長設計、延焼対策設計、
誤動作防止設計などのシステム上の対策を講じていただきますようお願いいたします。
廃
(6) 製品取扱い時、実装時およびお客様の工程内における外的要因（ESD、EOS、熱的ストレス、機械的ストレス）による
故障や特性変動を防止するために、使用上の注意事項の記載内容を守ってご使用ください。
また、防湿包装を必要とする製品は、保存期間、開封後の放置時間など、個々の仕様書取り交わしの折に取り決めた
条件を守ってご使用ください。
守
保
保
20080805
守
(7) 本書の一部または全部を当社の文書による承諾なしに、転載または複製することを堅くお断りいたします。

Download Report