2． - 小林研究室

２．２
ソフトエラー耐性の高いフリップフロップ
Radiation-Hard Flip-Flops
小林和淑, 増田政基，山本亮輔（京都工芸繊維大学），古田潤，小野寺秀俊（京都大学）
K. Kobayashi, M. Masuda, R. Yamamoto, Kyoto Institute of Tech. ; J. Furuta, H. Onodera, Kyoto Univ.
BCDMR FF の中性子による加速試験を行った．結果を図 2
1．はじめに
に示す．BISER FF は予想通り，クロック周波数に対して
ソフトエラー耐性を高めるための多重化フリップフロッ
エラー数が増加したが，BCDMR FF は増加していない 3)．
プ(FF)の一つとして，二重化 FF である BCDMR FF, その
通常の FF のエラー数は 260 個であり，エラーの観測され
低消費電力化を狙った BCDMR-ACFF の回路構造を説明し，
なかった BCDMR は通常の FF より大幅なエラー耐性を持
中性子を用いて行った実験結果についても報告する．
つといえる． BCDMR ACFF は低活性化率 10%以下で通
常の FF と同程度の電力となる．そのエラー耐性は BCDMR
2．研究の背景と目的
微細化，低電圧化と共に LSI の信頼性は低下している．
ソフトエラーは中性子，α線などによって引き起こされる
FF とほぼ同等であり，改良したレイアウトにおいては中
性子測定ではエラー数 0 となった．4)
ML0
D
一過性のエラーであり，SRAM やフリップフロップ(FF)
などのメモリ素子の値を反転させ，LSI が誤動作する． FF
では，SEU*による１ビット反転でもエラーとならない多
SL0
D
Q
C
τ C QB
ML1
CLK
Slave Latches
AC
C
AC
AC
CM0
C
D
QB
D QB
C
C
Q
C
CLK
Master Latches
Q
C
SL1
D QB
C
C
Q
DB
CLK
D
Q
C
C QB
C
δ
CLK
C
CS0
C
CLK
KM
CLK
DB
C
Q
KS
CLK
C
CS1
C
CM1
QB
AC
C
AC
重化が一般に用いられる．3 個の FF と 1 個の多数決回路
CLK
(Voter)を用いる TMR*が用いられることが多いが，回路お
よび性能オーバヘッドが大きい．我々の研究グループは三
図1
CLK
BCDMR FF(左)と BCDMR ACFF(右)の構造
24
Resiliency) FF1)を改良した BCDMR (Bistable Cross-coupled
20
BISER in twin well
BISER in triple well
# of errors
重化より面積が小さい BISER (Built-in Soft-Error
BCDMR in triple well
15
Dual Modular Redundancy) FF を提案している．BCDMR は
BISER と比べて，クロック周波数でのエラー耐性を向上
DFF = 260(@0Hz)
10
させている．その低電力化を狙った BCDMR ACFF (AC は
5
5
Adaptive Coupling)も提案した．
2
3
3
2
1
3
1 MHz
10 MHz
12
6
2
NA
0
100 MHz
300 MHz
Clock Frequency
3．ソフトエラー耐性の高い FF
図2
中性子照射実験の結果
図 1 に，BCDMR FF と BCDMR ACFF の回路図を示す．
BCDMR は，BISER と異なり二重化したラッチの値が異な
る競合状態で，出力が HiZ となる C-element を二重化して
いる．BISER ではこの C-element 起因から発生する SET
パルス*により二重化したスレーブラッチが共に反転する
ため，クロック周波数とともにエラー率が上昇する．一方
BCDMR では二重化された C-element によりその直後に接
続されている Keeper の保持値を相補的に固定するため，
最悪の場合でもスレーブラッチの一方しか反転しない．
5. 結論
本稿では，二重化+αの面積オーバヘッドで高いエラー耐
性を有する BCDMR FF およびその低電力版である BCDMR
ACFF のエラー耐性と電力を論じた．BCDMRFF は通常の
FF と比べてエラー数を 260 個から 0 個へ大幅改善する．
BCDMR ACFF は，低電力かつそのエラー耐性も高い．
参考文献
BCDMR ACFF では BCDMR に，AC 素子 2)を組み込んだ．
単相のクロックで動作するため，活性化率が小さいところ
1) S. Mitra et al.., IFIP, pp. 332-337(2006.10).
で消費電力が低くなる．
2) K. T. Chen et al.. ISSCC, pp. 338-340(2011.2).
3) R. Yamamoto et al.., IEEE Trans. on Nucl. Sci., vol.58, no.6,
4．実験結果
65nm バルク CMOS プロセスにて試作した BISER FF,
pp. 3053-9(2011.12)
4) M. Masuda et al.., IEEE Trans. on Nucl. Sci., vol.60, no.4, pp.
2750-2755(2013.8)

Download Report