第11回 よく使われる順序回路 複数のFFを接続した回路を解析する際の考え方を学ぶ カウンタ回路の仕組みを理解し，設計できるようにする 瀬戸 1 入場者数カウントシステムの中心は、カウンタ回路 カウンタ回路！ 光 センサ パルス ２進数 パルス数 010 入場者数 加算 記憶回路 回路 ２進数 010 001 ７セグ 表示回路 ７セグ （表示装置） 他にも，“コイン投入枚数”などを記憶することができる 2 よく使われる順序回路は、複数のFF+組合せ回路 入場者カウントシステムのカウンタ回路も、複数のFF+組合せ回 路 C A B D パルス (in) J Q J Q J Q J Q K Q K Q K Q K Q CLK このような回路を解析する方法について学ぶ 3 複数のFFを接続した回路の解析 A, Bのタイミング図を描こう ヒント： まず、他のFFの状態に依存しない、FF1のタイミング図から描く 出力 A 出力 B 入力 X CLK FF1 FF2 D Q D Q 教科書P65-66 に簡単な説明あり CLK X A 不定 B 不定 4 複数のFFを接続した回路の解析 FF1のタイミング図（A）が描けた （単なる D-FF !) 次に、FF2のタイミング図（B）はどのようになるか？ 出力 A 出力 B 入力 X FF1 FF2 D Q D Q CLK CLK X A 不定 B 不定 5 複数のFFを接続した回路の解析 問題： クロックの立上り(↑)時のAの値が変化している！ Aの値はH, Lどっちか？ 出力 A 出力 B 入力 X FF1 FF2 D Q D Q 例えば ここに注目 CLK CLK X A 不定 B 不定 ？ ？ ？ 6 ポイント: FFの出力(Q)変化には，時間がかかる 出力 A 入力 X 出力 B FF1 FF2 D Q D Q CLK CLK X A よく見ると ＦＦ遅延あり (CLK->Q遅延） ポイント ① FF1の出力Aは，FF内 のゲート遅延のため， CLK立上りから， わずかに遅れて変化 ② 二段目のFFは， 変化前のAの値を 取り込みBに出す B 7 複数のFFを接続した回路を解析した結果 出力 A 入力 X 出力 B FF1 FF2 D Q D Q CLK CLK X A 不定 B 不定 不定 8 CLK->Q遅延を反映したタイムチャートのもう一つの描き方 出力 A 入力 X 出力 B FF1 FF2 D Q D Q CLK CLK X A 不定 B 不定 不定 FFの出力(A, B)は、立上り直後、傾きをもって変化させるように描く 9 例題 （2つのJK-FFを組合せた回路） 以下の回路を解析し、タイミングチャートを描け J FF1 Q K CLR Q 非同期 CLR CLK A J FF2 Q K CLR Q B J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn 保持 リセット セット トグル 真理値表 （立下り↓時の動作） CLK CLR A B 10 例題 （2つのJK-FFを組合せた回路） (1)A, Bは同時に変化する (2) J, Kへの入力信号がどうなるかを考える B 非同期 CLR CLK B J FF1 Q K CLR Q A A J FF2 Q K CLR Q B J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn 保持 リセット セット トグル 真理値表 （立下り↓時の動作） A, Bどちらから 考えてもよい CLK CLR A（ B によって決まる） 不定 B（ A によって決まる） 不定 11 JK-FF （復習） J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn 真理値表 （立下り↓時の動作） 保持 リセット セット トグル（反転） 動作 J Q K Q CLK J Q K Q CLK T-FF （トグルFF) 12 非同期カウンタと、そのタイムチャート 出力A, B, Cが単一のクロックに同期しておらず、非同期カウンタと呼ばれ る VDD B VDD A VDD J J Q C Q J Q CLK K K K CLK A B C リセット 0 1 2 3 4 5 6 7 0 13 非同期カウンタの動作解析 入力側から， A, B, C VDD の順番で，タイミング図を描くこと！ B VDD A VDD J J Q C Q J Q CLK K K K CLK A B C リセット 0 1 2 3 4 5 6 7 0 14 非同期6進カウンタ （0～ 5 まで数える） J Q K Q A B J Q J Q C CLK K K CLR CLR CLR CLK A B C CLR カウント値 リセット 0 1 2 3 4 5 0 一瞬 6 1 2 15 非同期カウンタの欠点 欠点1 上位ビット (A→B→C)に行くにつれて、遅延が積み重なる 欠点2 リセット端子で0に戻すときに、細かいパルスが発生する CLK A B C CLR カウント 値 0 1 2 3 4 この辺で値を読むと誤り 5 0 一瞬6のパルス 16 同期カウンタの仕組み 非同期カウンタの問題： A, B, Cが共通のクロックに同期していな い 解決方針： 全てのFFに，共通のクロックを入れる J K Qn+1 カウンタの動作 保持 0 0 Qn (i) 一番下のケタ(A)は、毎クロック反転 ... ... 省略 トグル (ii) 各ケタは、下のケタが全部「 １ 」のとき、 1 1 Q n 動作 CLK 次のクロックで反転、それ以外では保持 000 C A B D ↓ 001 010 5V 011 J Q J Q J Q J Q 100 101 K Q K Q K Q K Q 110 CLK 111 000 17 まとめ 複数のFF+組合せ回路の解析方法について学んだ FFには、出力遅延(CLK->Q遅延）があることが解析 のポイント FFを組合せた重要な回路： カウンタ 非同期型、同期型 18
© Copyright 2024 ExpyDoc
