フリップフロップ (Flip-Flop)回路を用いた 順序回路 順序回路 組み合わせ回路 ある時刻の出力信号値がその時刻の入力信号値だけで 決定する論理回路 ディジタル電子回路 フリップフロップはラッチ動作が基本となる ラッチ：かけ金 ＝ 前の状態を記憶する機能 順序回路 例） RSフリップフロップ ある時刻の出力がその時刻の入力と状態（すなわち入力 履歴）に依存する論理回路 ２０１６年度後期 第１３回 １．スイッチのON,OFFの状態保持 S Q R Q ２．数を数える ３．順番に状態遷移を起こす手続き回路 フリップフロップ回路（FF）には、 RS-FF JK-FF D-FF T-FF があり、各FFの機能を学ぶ。 etc. RS フリップフロップ RSフリップフロップ S 展開特性表(Charasteristic table) Q S R Qn 0 0 0 0 1 1 1 1 Q R S R Q Q 0 0 1 0 1 0 1 0 1 1 1 1* 1* 変化せず 変化せず 0 0 0 1 1 0 0 1 1 S Qn+1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 - Qn 1 d 1 d 1 R まとめる（簡単化する）と これをRSフリップフロップの特性方程式という R=S=“1” のとき、出力が確定しない。 この状態のことを禁止状態といい、論理回路として利用不可。 JK-FF RS-FFの禁止状態を解決するために開発された J K Q Q 入力に遅れがある場合 理想的な場合 種々のフリップフロップ J K Qn+1 0 0 1 1 0 1 0 1 Qn 0 1 Qn J J K K クロックパルスを用いた同期式が考案された。 クロック Q Q=0 Q=1 Q Q=0 他方に比べて遅れがある場合、 Q=1 CK J 入力に遅れがある場合 J K K Q ハザードや誤動作を起こす可能性 J がある。 K このような入力の非同時性を レーシング(racing)と呼ぶ。 時間 保持 過渡ハザード 入力信号が同時ではなく、一方が タイミングチャート（横軸が時間、縦軸は、１か0を表す）で表すと、 Q 競合条件( Racing condition ) を避けるために、 Q Q=0 Q=0 誤動作 クロックパルスに同期して、入力信号を判定することにより、 レーシングを避けることができる。 種々のフリップフロップ D-FF 種々のフリップフロップ T-FF Toggle Flip-Flop：入力信号を論理反転させる機能 Delay Flip-Flop D CLK Q Q D Qn+1 0 1 0 1 T CLK クロック クロック CLK CLK D Q クロック信号のエッジタイミングで読み取ったD信号の値が出力される Q Q T Qn+1 0 1 Qn Qn T Q クロック信号のエッジタイミングで読み取ったT信号が”1” のとき 前の出力値が論理反転される
© Copyright 2025 ExpyDoc
