Datasheet LVDS インタフェース LSI 35bit LVDS レシーバ 5:35 デシリアライザー BU90R104 ●概要 ●重要特性 BU90R104 は、8MHz～112MHz と幅広い動作周波数範囲で ピクセルデータを伝送することが可能です。 最大で 5 チャンネルの LVDS シリアル・データストリーム 入力を 35bit の LVCMOS レベルのパラレルデータとして 出力します。 データを７倍速で高速シリアル伝送が可能なためケーブル の本数を 1/3 以下に削減できます。 I/O 電源電圧は 2.3V から 3.6V まで対応しており、様々な 用途での使用が可能です。 ■電源電圧 ■動作周波数範囲 ■動作温度範囲 2.30 to 3.60 V 8 to 112 MHz -40 to +85 ℃ ●パッケージ 12.0mm×12.0mm×1.0mm TQFP64V ●用途 ■フラットパネルディスプレイ ■監視カメラ、デジタルカメラ ■タブレット ●特長 ■5 チャネルの LVDS シリアル・データストリーム入力を 35bit の LVCMOS レベルのパラレルデータとして出力 ■30bit RGB データ、5bit のタイミングデータと コントロールデータを受信可能 ■クロック周波数 8M～112MHz の帯域幅を保証 ■コンスマー系ビデオ信号では、480i, 480P, 720P, 1080i 等 のフォーマットに対応 ■PC 系ビデオ信号では VGA, SVGA, XGA, SXGA 等の フォーマットに対応 ■112MHz 動作時で、データ伝送量は LVDS 1 チャンネル 当たり 784Mbps、デバイス当たり 3.92Gbps ○製品構造：シリコンモノリシック集積回路 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 ■データ出力をクロックの立ち上がり/下がりのどちらかに同 期出力させる設定が可能 ■30bit LVDS 送信側には、BU8254KVT を使用することを推奨 ○耐放射線設計はしておりません 1/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●ブロック図 LVCMOS 出力 LVDS 差動入力 RCLK +/－ (8～112MHz) + － PLL 7 CLKOUT Sampling Clocks 7 RA +/－ + － Serial to Parallel RB +/－ + － Serial to Parallel RC +/－ + － Serial to Parallel RD +/－ + － Serial to Parallel RE +/－ + － Serial to Parallel RA6-RA0 7 RB6-RB0 7 RC6-RC0 7 RD6-RD0 7 RE6-RE0 LVCMOS 入力 RESERVE PD OE R/F 図 1. ブロック図 ○製品構造：シリコンモノリシック集積回路 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 ○耐放射線設計はしておりません 2/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 VDD RA0 RA1 RA2 GND RA3 RA4 RA5 RA6 RB0 RB1 VDD RB2 RB3 RB4 RB5 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 ●端子配置図 RA- 49 32 RB6 RA+ 50 31 CLKOUT RB- 51 30 GND RB+ 52 29 RC0 LVDD 53 28 RC1 RC- 54 27 RC2 26 RC3 25 RC4 RCLK+ 57 24 RC5 LGND 58 23 VDD RD- 59 22 RC6 RD+ 60 21 RD0 64-Pin TQFP (Top View) RC+ 55 RCLK- 56 GND 16 RD5 15 RD6 14 RE0 13 RE1 12 RE2 11 9 VDD RE3 10 8 RD4 RE4 17 7 64 RE5 PVDD 6 RD3 RE6 18 5 63 R/F PGND 4 RD2 OE 19 3 62 PD RE+ 2 RD1 RESERVE 20 1 61 GND RE- 図 2. 端子配置図(Top View) www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 3/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●端子説明 端子名 Pin No. I/O 説明 RA+, RA- 50,49 LVDS Input RB+, RB- 52,51 LVDS Input RC+, RC- 55,54 LVDS Input RD+, RD- 60,59 LVDS Input RE+, RE- 62,61 LVDS Input RCLK+, RCLK- 57,56 LVDS Input LVDS の差動クロック入力端子です。 RA6～RA0 40,41,42,4 3,45,46,47 Output RB6～RB0 32,33,34,3 5,36,38,39 Output RC6～RC0 22,24,25,2 6,27,28,29 Output RD6～RD0 14,15,17,1 8,19,20,21 Output RE6～RE0 6,7,8,10,11 ,12,13 Output RESERVE 2 Input リザーブ端子です。 通常動作時は Low を入力しなければなりません。 LVDS の差動シリアルデータ入力端子です。 + : 差動ペアの+側入力です。 - : 差動ペアの-側入力です。 LVCMOS レベルのデータ出力端子です。 PD 3 Input 内部システムのパワーダウン入力端子です。 High : 通常動作です。 Low : 内部システムがパワーダウン・モードになり、 データ出力は Low に固定されます。 OE 4 Input データ出力ドライバー用のパワーダウン入力端子です。 High : 出力可能です(通常動作)。 Low : 出力不可です (全ての出力端子はハイ・インピーダンスになります)。 R/F 5 Input 出力のクロック同期極性の設定入力端子です。 High : 出力はクロックの立ち上がりに同期出力。 Low : 出力はクロックの立ち下がりに同期出力。 VDD 9,23,37,48 Power 出力ドライバ及び内部ディジタルコアの電源です。 通常は 3.3V を入力します。 CLKOUT 31 Output LVCMOS レベルのクロック出力端子です。 GND 1,16,30,44 Ground 出力ドライバー及び内部ディジタルシステムの絶対 GND です。 LVDD 53 Power 内部 LVDS コアの電源です。 LGND 58 Ground 内部 LVDS コアの絶対 GND です。 PVDD 64 Power 内部 PLL コアの電源です。 PGND 63 Ground 内部 PLL コアの絶対 GND です。 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 4/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●機能説明 データ出力 (Note1) (Rxn) クロック出力 PD R/F OE 0 0 0 ハイ・インピーダンス ハイ・インピーダンス 0 0 1 全て Low 固定 Low 固定 0 1 0 ハイ・インピーダンス ハイ・インピーダンス 0 1 1 全て Low 固定 Low 固定 1 0 0 ハイ・インピーダンス ハイ・インピーダンス 1 0 1 データ出力 データ出力はクロックの立下りエッジに同期 1 1 0 ハイ・インピーダンス ハイ・インピーダンス 1 1 1 データ出力 データ出力がクロックの立上りエッジに同期 (Note1): Rxn x = A,B,C,D,E n = 0,1,2,3,4,5,6 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 5/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●絶対最大定格 項目 定格 記号 最小 最大 単位 電源電圧 VDD -0.3 4.0 V 入力電圧 VIN -0.3 VDD+0.3 V 出力電圧 VOUT -0.3 VDD+0.3 V 保存温度範囲 Tstg -55 125 ℃ ●パッケージパワー パッケージ TQFP64V (Note2) 許容損失 PD(W) 軽減曲線 DERATING(W/℃) 0.7 0.007 1.0 (Note3) 0.01 (Note3) (Note2) 周囲温度 Ta > 25℃ 時 (Note3) 基板実装時のパッケージパワー 3 基板サイズ : 70×70×1.6(mm ) 材質 : FR4 ガラエポ基板(銅箔面積 3%以下) ●推奨動作条件 項目 記号 定格 最小 標準 最大 単位 条件 電源電圧 VDD 2.3 3.3 3.6 V 許容電源ノイズ VNOZ - - 0.1 V 動作温度範囲 -40 - 85 ℃ TOPR クロック周波数 8～90MHz 時 0 - 70 ℃ クロック周波数 90～112MHz 時 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 6/18 VDD, LVDD, PVDD TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●DC 特性 表 1. LVCMOS DC 特性 (VDD=2.3～3.6V, Ta=-40～85℃) 項目 記号 規格値 最小 標準 最大 単位 条件 H レベル入力電圧 VIH VDD×0.8 - VDD V L レベル入力電圧 VIL 0.0 - VDD×0.2 V H レベル出力電圧 VOH VDD-0.5 - VDD V IOH=-4mA (data) IOH=-8mA (clock) L レベル出力電圧 VOL 0.0 - 0.4 V IOL=4mA (data) IOL=8mA (clock) 入力電流 IINC - - ±10 µA 0V≦VIN≦VDD 表 2. LVDS レシーバ DC 特性 項目 (VDD=2.3～3.6V, Ta=-40～85℃) 規格値 記号 最小 標準 最大 単位 条件 差動入力電圧 H レベル スレッシュホールド VTH - - 100 mV VOC=1.2V 差動入力電圧 L レベル スレッシュホールド VTL -100 - - mV VOC=1.2V 入力電流 IINL - - ±25 µA VIN=2.4V / 0V VDD=3.6V 差動入力コモンモード電圧 VOC 0.8 1.2 1.6 V VID=200mV 差動入力振幅電圧 |VID| 100 600 mV 図 3. LVDS レシーバ DC 特性 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 7/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●消費電流 項目 記号 レシーバ消費電流 (グレースケール・パターン) 規格値 単位 条件 - mA fCLKOUT=90MHz CL=8pF, VDD=3.3V 95 - mA fCLKOUT=90MHz CL=8pF, VDD=3.3V - 10 µA PD=L, OE=L 標準 最大 IRCCG 52 レシーバ消費電流 (ワーストケース・パターン) IRCCW パワーダウン時消費電流 IRCCS グレースケール・パターン CLKOUT Rx0 Rx1 Rx2 Rx3 Rx4 Rx5 Rx6 x=A,B,C,D,E 図 4.グレースケール・パターン ワーストケース・パターン(消費電流が最大となるパターン) CLKOUT Rx0 Rx1 Rx2 Rx3 Rx4 Rx5 Rx6 x=A,B,C,D,E 図 5.ワーストケース・パターン www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 8/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●AC 特性 表 3. スイッチング特性(VDD= 2.3～3.6V, Ta=-40～85℃) 項目 規格値 記号 最小 標準 最大 単位 CLKOUT (出力クロック)周期 tRCP 8.93 - 125 ns CLKOUT(出力クロック)”H”タイム tRCH - 0.5tRCP-1.0 - ns CLKOUT(出力クロック)”L”タイム tRCL - 0.5tRCP-1.0 - ns クロック・LVCMOS データ出力セットアップタイム tRS 0.5tRCP-1.4 - - ns クロック・LVCMOS データ出力ホールドタイム tRH 0.23tRCP-1.0 - - ns LVCMOS データ出力 立上り時間 tTLH - 1.0 2.0 ns LVCMOS データ出力 立下り時間 tTHL - 1.0 2.0 ns 差動入力データの入力時間 0 tRIP1 -0.25 0.0 +0.25 ns 差動入力データの入力時間 1 tRIP0 tRCIP -0.25 7 tRCIP 7 tRCIP +0.25 7 ns 差動入力データの入力時間 2 tRIP6 2 tRCIP -0.25 7 2 tRCIP 7 2 tRCIP +0.25 7 ns 差動入力データの入力時間 3 tRIP5 3 tRCIP -0.25 7 3 tRCIP 7 3 tRCIP +0.25 7 ns 差動入力データの入力時間 4 tRIP4 4 tRCIP -0.25 7 4 tRCIP 7 4 tRCIP +0.25 7 ns 差動入力データの入力時間 5 tRIP3 5 tRCIP -0.25 7 5 tRCIP 7 5 tRCIP +0.25 7 ns 差動入力データの入力時間 6 tRIP2 6 tRCIP -0.25 7 6 tRCIP 7 6 tRCIP +0.25 7 ns 位相ロックループのセット時間 tRPLL - - 10.0 ms 入力クロック周期 tRCIP 8.93 - 125 ns www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 9/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●AC タイミング ■LVCMOS LVCMOS 出力 CL =8pF LVCMOS 出力負荷 tRCH CLKOUT VDD/2 VDD/2 tRCL R/F=L VDD/2 VDD/2 R/F=H tRCP tRS Rxn x=A,B,C,D,E n=0,1,2,3,4,5,6 tRH VDD/2 VDD/2 図 6. LVCMOS 出力タイミング ■位相ロックループのセット時間 3.0V VDD RCLK +/- VDD/2 PD tRPLL VDD/2 CLKOUT 図 7. 位相ロックループ・セット時間 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 10/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●LVDS データ・クロック入力タイミング Current cycle Previous cycle Next cycle tRCIP RCLK + (Differential) Vdiff=0V Vdiff=0V RA+/- RA3 RA2 RA1 RA0 RA6 RA5 RB+/- RB3 RB2 RB1 RB0 RB6 RB5 RC+/- RC3 RC2 RC1 RC0 RC6 RD+/- RD3 RD2 RD1 RD0 RE2 RE1 RE0 RE+/- RE3 RA3 RA2 RA1 RA0 RA6 RB4 RB3 RB2 RB1 RB0 RB6 RC5 RC4 RC3 RC2 RC1 RC0 RC6 RD6 RD5 RD4 RD3 RD2 RD1 RD0 RD6 RE6 RE5 RE4 RE3 RE2 RE1 RE0 RE6 RA4 図 8. LVDS データ・クロック入力タイミング www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 11/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●LVDS データ・クロック入力と LVCMOS 出力タイミング LVDS 入力 RA+/- RA6 RA5 RA4 RA3 RA2 RA1 RA0 RB+/- RB6 RB5 RB4 RB3 RB2 RB1 RB0 RC+/- RC6 RC5 RC4 RC3 RC2 RC1 RC0 RD+/- RD6 RD5 RD4 RD3 RD2 RD1 RD0 RE+/- RE6 RE5 RE4 RE3 RE2 RE1 RE0 RCLK+/- LVCMOS 出力 CLKOUT (R/F=L) CLKOUT (R/F=H) RA0～6 VALID VALID RB0～6 VALID VALID RC0～6 VALID VALID RD0～6 VALID VALID RE0～6 VALID VALID 図 9. LVDS データ・クロック入力と LVCMOS 出力タイミング www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 12/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●パワーオンリセットについて 本製品はパワーオンリセットを必須とはしません。 (パワーオンリセットを使用しない場合、PD = High に設定してください) VDD PD BU90R104 図 10. Power On Reset を使用しない場合の PD 端子処理 ただし、確実なロジック初期化のためには Power on Reset を推奨します。 その場合、考えられる方法として以下の２つが挙げられます。 ① CR の時定数を用いる。 ② 専用の外付け IC を用いる。 いずれにしてもアプリケーション全体を考慮しながら十分な検討をしていただきますようお願い致します。 VDD VDD ショットキー・ バリア・ダイオード VDD 10KΩ V T+ PD 220Ω PD 内部リセット 2.2µF td 左の時定数で td はおよそ 20ms となります。 コンデンサの温特にはくれぐれも注意願います B 特性セラミックや機能性高分子アルミ電解を推奨します。 図 11. CR 時定数を用いた Power On Reset VDD VDD 検出電圧 VDD VDD パワーオン IC 220kΩ (オープン・ドレイン出力) PD VT + PD VOUT 内部リセット 0.1µF GND B 特性 セラミックコンデンサ td 図 12. 専用の IC を用いた Power On Reset www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 13/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●応用回路例 10bit LVCMOS Level 入力, LVCMOS レベル出力時 例: BU8254KVT : LVCMOS レベル入力/立ち下がりでラッチ/LVDS 350mV 出力 BU90R104 : LVCMOS レベル出力/立ち下がり同期出力 V DD F.Bead VDD GND 0.1uF 0.01uF CLKIN R4 R5 R6 R7 R8 R9 G4 G5 G6 G7 G8 G9 B4 B5 B6 B7 B8 B9 HSYNC VSYNC DE R2 R3 G2 G3 B2 B3 (Note4) LVDS VDD CLKIN TA0 LVDS GND TA1 TA2 TA3 PLL VDD TA4 TA5 PLL GND TA6 TB0 TB1 TB2 TAN TB3 TB4 TAP TB5 TB6 TBN TC0 TC1 TBP TC2 TC3 TCN TC4 TC5 TCP TC6 TD0 TCLKN TD1 BU8254KVT TD2 TCLKP TD3 TD4 TDN TD5 TD6 TDP TE0 TE1 TEN TE2 TE3 TEP TE4 TE5 TE6 R0 R1 G0 G1 B0 B1 XRST F.Bead 0.1uF 0.01uF LGND PVDD 0.1uF 0.01uF XRST 0.1uF 0.01uF PGND RA100Ω RA+ RB- 100Ω RB+ RC- 100Ω RC+ RCLK- 100Ω 100Ω 100Ω RCLK+ RDRD + RERE+ CLKOUT RA0 RA1 RA2 RA3 RA4 RA5 RA6 RB0 RB1 RB2 RB3 RB4 RB5 RB6 RC0 RC1 RC2 RC3 RC4 RC5 RC6 RD0 RD1 B90R104 RD2 RD3 RD4 RD5 RD6 RE0 RE1 RE2 RE3 RE4 RE5 RE6 PD OE 100Ωtwist pair Cable or PCB trace V DD 0.1uF VDD GND LVDD 0.1uF 0.01uF RS (Note5) 0.1uF 0.01uF CLKOUT R4 R5 R6 R7 R8 R9 G4 G5 G6 G7 G8 G9 B4 B5 B6 B7 B8 B9 HSYNC VSYNC DE R2 R3 G2 G3 B2 B3 OPEN R0 R1 G0 G1 B0 B1 OPEN PD OE DK R/F R/F PCB(Transmitter) V DD (Note4) PCB(Receiver) （Note4）推奨部品 F.Bead : BLM18A-シリーズ (株式会社 村田製作所) （Note5） RS pin=VDD の場合 LVDS のスイング幅は 350mV です。 RS pin=GND の場合 LVDS のスイング幅は 200mV です。 図 13. 応用回路例 (10bit LVCMOS Level 入力, LVCMOS レベル出力時) ●未使用の差動入力端子に関して もし未使用の差動入力端子がある場合、入力は+/-端子とも GND に接続してください。 その場合、LVCMOS 出力としては High が出力されます。 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 14/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●応用回路例(続き) 10bit 小振幅入力,LVCMOS レベル出力時 例: BU8254KVT : LVCMOS レベル 入力/立ち下がりでラッチ/LVDS 350mV 出力 BU90R104 : LVCMOS レベル 出力/立ち下がり同期出力 VDD F .B e a d VDD GND 0 .1 u F 0 .0 1 u F C L K IN R4 R5 R6 R7 R8 R9 G4 G5 G6 G7 G8 G9 B4 B5 B6 B7 B8 B9 HSYNC VSYNC DE R2 R3 G2 G3 B2 B3 XRST F .B e a d LVD S VDD 0 .1 u F 0 .0 1 u F LVD S GND LG N D PLL VD D PVDD PLL G N D 0 .1 u F 0 .0 1 u F 0 .1 u F 0 .0 1 u F TAN 100 Ω TAP TBN 100 Ω TBP TCN 100 Ω TCP B U 8254 K VT TC LKN 100 Ω TC LKP TDN 100 Ω TDP TEN 100 Ω TEP XRST PGND RARA+ RBRB+ RCRC+ RCLKRCLK+ RDRD+ RERE+ VDD GND CLKOUT RA0 RA1 RA2 RA3 RA4 RA5 RA6 RB0 RB1 RB2 RB3 RB4 RB5 RB6 RC0 RC1 RC2 RC3 RC4 RC5 RC6 RD0 RD1 B U90R 104 RD2 RD3 RD4 RD5 RD6 RE0 RE1 RE2 RE3 RE4 RE5 RE6 PD OE 1 0 0 Ω tw is t p a ir C a b le or P C B tra c e *4 R S ( N o te 7 ) (Note6) (Note7) 例 0 .1 u F 0 .0 1 u F C LKO U T R4 R5 R6 R7 R8 R9 G4 G5 G6 G7 G8 G9 B4 B5 B6 B7 B8 B9 HSYNC VSYNC DE R2 R3 G2 G3 B2 B3 OPEN R0 R1 G0 G1 B0 B1 OPEN PD OE DK R /F R /F P C B (T ra n s m itte r ) VDD ( N o te 6 ) LVD D 0 .1 u F 0 .0 1 u F C L K IN TA0 TA1 TA2 TA3 TA4 TA5 TA6 TB0 TB1 TB2 TB3 TB4 TB5 TB6 TC0 TC1 TC2 TC3 TC4 TC5 TC6 TD0 TD1 TD2 TD3 TD4 TD5 TD6 TE0 TE1 TE2 TE3 TE4 TE5 TE6 R0 R1 G0 G1 B0 B1 ( N o te6 ) P C B (R e c e iv e r) 推奨部品 F.Bead : BLM18A-シリーズ (株式会社 村田製作所) RS ピンに入力信号の半分の電圧を入力したい場合、RS ピンの近くにバイパスコンデンサーを置くことを推奨します。 1.8V スイングの信号を入力したい場合:(R1,R2)=(15kΩ,5.6kΩ) VDD R1 15k RS pin. R2 5.6k C1=0.1µF 図 14. 応用回路例 (10bit 小振幅入力,LVCMOS レベル出力時) ●この文書の扱いについて この文書の日本語版が、正式な仕様書です。この文書の翻訳版は、正式な仕様書を読むための参考として下さい。 なお、相違が生じた場合は、正式な仕様書を優先してください。 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 15/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●使用上の注意 1)本製品は、耐放射線設計はしておりません。 2)本製品は、特定の機器・装置用として特別に設計された専用品としてみなされるため、その機器・装置が外為法に定める 規制貨物に該当するか否かを判断していただく必要があります。 www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 16/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 ●発注形名セレクション B U ローム形名 9 0 R 1 0 4 品番 90R104 - E 2 包装、フォーミング仕様 E2: リール状エンボステーピング パッケージ TQFP64V ●標印図 TQFP64 (TOP VIEW) Part Number Marking BU90R104 LOT Number 1PIN MARK www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 17/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 Datasheet BU90R104 外形寸法図と包装・フォーミング仕様 Package Name www.rohm.co.jp © 2011 ROHM Co., Ltd. All rights reserved. TSZ22111・15・001 TQFP64V 18/18 TSZ02201-0L2L0H500030-1-1 2015.02.27 Rev.002 1. AV OA (Note 1) (Note 1) USA CLASS CLASS CLASS EU CLASS b CLASS 2. 3. Cl2 H2S NH3 SO2 NO2 ( ) 4. 5. 6. 7. (Pd) (Ta) 8. 9. 1. 2. Notice-GE © 2013 ROHM Co., Ltd. All rights reserved. Rev.004 1. 2. 1. Cl2 H2S NH3 SO2 NO2 2. 3. 4. QR QR 1. 2. 1. 2. 3. 4. Notice-GE © 2013 ROHM Co., Ltd. All rights reserved. Rev.004 Datasheet 一般的な注意事項 1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載 される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切 その責任を負いませんのでご注意願います。 2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及び ご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。 3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された 情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。 Notice – WE © 2015 ROHM Co., Ltd. All rights reserved. Rev.001
© Copyright 2024 ExpyDoc
