Qysシステム統合ツールによる簡単回路設計 アルテラ社FPGA開発ツールQuartus2は、Qsysシステム統合ツールを含んでいます。 このQsysツールは、ソフトCPU”Nios2”をバスマスタとするプロセッサシステムを構築 する用途ですが、Nios2の代わりに”GPIF_Master”を利用することで、PC制御ソフトか らペリフェラル回路（RAM,PIO等）にアクセスできるようになります。 Qsysツールでは回路の機能記述は不要です。トップモジュールでピン定義や信号配線 を記述するだけで、FPGA設計が完了します。 Top module（VHDL or Verilog or 回路図) Qsysで構成する回路（IPとして扱える） ピン定義 USBで制御するために 決められた配線をする GPIF_Master PIO_0 PSIが提供する バスマスタ回路 RAM ピン定義 SPI ピン定義 UART Qsysツールで選択できる ペリフェラルを接続 FPGA-IOピンに接続しても良い し、別の回路ブロックに接続して も良い。 【適用ボード】 アルテラFPGAを搭載するSmart-USB Plus製品 【参考資料】 SUA006：GPIF-AVALONブリッジ回路 【お問い合わせ】 [email protected] , TEL 0266-70-1171 Prime Systems, Inc.
© Copyright 2024 ExpyDoc
