必要な周波数自在もに生成！定番&最新FPGAの研究　〜 Xilinx編〜クロック・マネージメント機能 DCM の使い方丹下昌彦 Masahiko Tange ほとんどの場合，FPGA は同期回路設計が行われますが，その場合クロックが必ず必要になります．必要な周波数のクロックが直接 FPGA に供給される場合は簡単ですが，供給されるクロックと必要なクロックの周波数が異なる場合はどうするのでしょうか．また供給されるクロックは 1 系統ですが，複数の周波数が必要な場面も多々あります．ここでは FPGA に内蔵されるクロック・マネージメント機能について解説します． 1 とんどありません．実際の回路構成でこれらの違いは同期回路と非同期回路主にフリップフロップ（FF）のクロック端子に接続される信号にあります． ● カウンタ回路の例例として，3 ビットのカウンタを図 1 に示します． FPGA で論理回路を設計する場合，通常は同期回路この回路をシミュレーションすると，両方とも同じ設計で行います．同期回路とは，必ずクロック信号にようにカウント・アップ動作を行います［図 2（a）］．同期して動作する回路設計です．これに対して非同期しかしクロックの立ち上がり部分を拡大してみると，回路設計もありますが，FPGA で用いられることはほ非同期カウンタの出力はタイミングがバラバラで，上 D0_OUT_1 D1_OUT_1 D2_OUT_1 D Q D CK CLR Q CK CLR D Q CK CLR CLOCK_IN_1 RESET_1 （a）同期カウンタ D0_OUT_2 D1_OUT_2 D2_OUT_2 D CLOCK_IN_2 Q D CK Q CLR Q CK Q CLR RESET_2 （b）非同期カウンタ図 1　3 ビット・カウンタの回路 58 クロック・マネージメント機能 DCM の使い方 D Q CK Q CLR