Technology Update サイクル精度の高速 FPGA ベース・プロトタイピングによる SoC ハードウェア / ソフトウェア・バリデーション Mick Posner シノプシスは最新の第 4 世代 物理プロトタイピング・システム HAPS-80 と、その機能を最大限に引き出すよう最適化した ProtoCompiler を組み合わせることでプロトタイプ完成までの期間の最短化を支援しています。ハードウェア / ソフトウェア統合を迅速化する手段として FPGA ベース・プロトタイピングが注目を集めている理由について、シノプシスの FPGA ベース・プロトタイピング・ソリューション担当プ News Release FPGA ベース・プロトタイピング・ソリューション担当プロダクト・マーケティング・ディレクタ ニュースリリース シノプシス 新年のご挨拶 最新技術情報 ロダクト・マーケティング・ディレクタ、Mick Posner がご説明します。 Success Story FPGA ベース・プロトタイピング（物理プロトタイピング）とは、実機と同 等の速度で動作するプロトタイプを作成して早期ソフトウェア開発、ハー ドウェア / ソフトウェア統合、システム・バリデーションに役立てるもの できます。 最新技術情報 FPGA ベース・プロトタイピングにはさまざまな利点があるため、多くの設 計チームがこのテクノロジを導入するようになっています。また、すでに 導入済みのチームは検証やリグレッション・テストといったタスクにも FPGA ベース・プロトタイピングの適用範囲を拡大したいと考えています。 さらに、これまではプロトタイピング・システムの容量不足から、デザイン トタイピング・システムに移行してデザインのより多くの部分をプロトタ イピングしたいというニーズもあります。 また、製品の価値を決定づける要因としてソフトウェアの重要性が高まっ 図 1. HAPS-80 シリーズと ProtoCompiler ており、これを受けてハードウェア / ソフトウェア統合プロセスの改善が これまで以上に重視されるようになっています。しかしデザインに含まれ 大しています。HAPS-80 では容量が大幅に拡大しており、最大規模の SoC るソフトウェアの量が増えていくと、システム検証は飛躍的に複雑になり でも妥協することなくプロトタイピングが行えます。 プラットフォームとして、多くの設計チームが FPGA ベース・プロトタイピ ングを導入しています。 プロトタイプ完成までの期間を最短化 最初のプロトタイプが完成するまでの期間とは、最初の RTL コードを FPGA ただし、FPGA ベース・プロトタイピングの利点を十分に理解していても、 に適した形に変換し、プロトタイピング・システムのブリングアップに成 いざ導入しようとすると経験豊富なエンジニアでもいくつかの課題に直面 功するまでの期間を言います。通常、この工程では設計チームはコードを します。一般的な問題としては、ASIC RTL から FPGA へのマッピング、大 複数の FPGA に分割し、パフォーマンスを最適化する必要があります。 HAPS-80 は 64 個の FPGA まで容量を拡張でき、最大 16 億 ASIC ゲートま シノプシスの FPGA ベース・プロトタイピング・ソリューション HAPS-80 で利用できます。デザインの規模が大きくなると準備時間も長くなるため、 は 最 新 の Xilinx® 社 Virtex® UltraScale™ FPGA の 採 用 に よ り 最 大 16 億 インクリメンタルなボトムアップ方式のアプローチが適しています。シノ ASIC ゲートまでサポートし、最高のマルチ FPGA パフォーマンスを達成し ています。また、高可視性のデバッグ機能も内蔵しています（図 1）。 検証編 FPGAベース・プロトタイピング・ソリューションHAPS-80 Support Q&A 最初のプロトタイプを完成させるのに 2 週間もかかりません。 フィジカル編 を使用すれば、8 個の FPGA で構成されるシステムを HAPS-80 に展開して Support Q&A プロトタイピング経験のあるエンジニアが ProtoCompiler ツール・フロー さなどが挙げられます。 論理合成編 要するプロトタイプ開発、そして稼働中のプロトタイプのデバッグの難し Support Q&A 規模なデザインに対応するための物理プロトタイプの容量拡張、長時間を Industry Trend ます。こうしたハードウェア / ソフトウェア統合の課題を解決するための What's New in DesignWare IP? のごく一部しかプロトタイピングできないことがあったため、最新のプロ Technology Update で、システム・オン・チップ（SoC）デザインの機能検証を低コストで実施 プシスの『FPGA-Based Prototyping Methodology Manual（ FPMM）』 （http://www.synopsys.com/Prototyping/FPGABasedPrototyping/FPMM） では、プロトタイピングを成功させるアプローチのベスト・プラクティスにつ HAPS-80 は最高性能のサイクル精度（CA）モデルを提供し、実機と同等の いて詳しく説明しています。ProtoCompiler には IP から SoC までのインクリ I/O を利用しながら幅広いソフトウェアを実行できるため、システム・バリ メンタル・フローが実装されており、ブロック単体からサブシステム、SoC へ デーション、コンプライアンス、インターオペラビリティ、ユーザー・エク の統合までを少ない労力で完了できます。 スペリエンスなどのテストに利用できます。設計チームはハードウェアが完 成する前にソフトウェア開発に着手してハードウェア / ソフトウェア・バ シノプシスはプロトタイピング・ソリューションの両輪となる HAPS と リデーションを実行でき、テープアウト前にインターオペラビリティおよび ProtoCompiler を協調ソリューションとして開発しており、HAPS-80 シス コンプライアンス・テストを徹底的かつ完全に実行することができます。 テム固有のハードウェア機能を最大限に活用できるように ProtoCompiler ソフトウェアを最適化しています。これにより、デバッグ可視性を高めた 設計チームはデザインのより多くの部分をプロトタイピングしたいと考え 高速プロトタイピング環境を実現し、プロトタイプ完成までの期間を最短 ており、FPGA プロトタイピングの利用はムーアの法則をしのぐペースで拡 化できるようにしています。 9 サイクル精度の高速FPGAベース・プロトタイピングによるSoCハードウェア / ソフトウェア・バリデーション 前ページより続く に対応した先進のデバッグ機能が用意されており、プロトタイピング・チー ProtoCompiler HDL ソース タイミング制約 分割制約 ムはデバッグ時に数秒間キャプチャを実行するだけで数千の信号にアクセ RTL コンパイル スすることができました（図 3）。 事前分割 レポート ターゲット システム仕様 分割 配線制約 システム配線 HAPS-80 ではさらにデバッグ機能を充実させ、ハードウェア・プラット フォームにデバッグ機能を組み込んでいます。このため、デバッグはオプ ションではなく標準機能に含まれます。このアーキテクチャ変更により、 先進のデバッグ機能がバック・グラウンドでシームレスに動作し、プロト タイピング・チームが設計開始時点でデバッグ機能を不要と判断した場合 合成、 配置配線 スクリプト システム生成 事前マップ 1 2 n マップ 1 2 n Vivado® P&R 1 2 n でも、これらのデバッグ機能をいつでもご利用いただけます。 内蔵デバッグ機能は効率に優れ、プロトタイピング設計フローへの影響も 抑えることができます。シノプシスは HAPS の世代交代のたびにプロトタ イピングにおけるデバッグ・アプローチの改良を重ねてきました。第 4 世 代の HAPS-80 はオフチップ・メモリーを実装しており、ここにデバッグで 使用する膨大なデータ・セットを格納できます。このためプロトタイピン グ容量を圧迫することがなく、必要な FPGA 容量を最小限に抑えることがで きます。 このフローでは、デバッグは完全に自動化されます。デバッグ・チームは 必要な情報を選択するだけでよく、後はすべて ProtoCompiler が実行して くれます。信号がマルチ FPGA プロトタイプのどこにマッピングされてい 図 2. HAPS で ASIC ライクな設計自動化を実現する ProtoCompiler ても、まるでシミュレータのようにソース RTL で信号を可視化できます。 高いパフォーマンスを実現 後方互換性 最大限の生産性を確保するため、HAPS-80 と ProtoCompiler は前世代の プロトタイピング環境で最も必要とされるのは、サイクル精度での非常に FPGA ベース・プラットフォーム HAPS-70 との完全な後方互換性を維持し 高速な実行性能です。そして実機と同等のI/Oを利用して製品のソフトウェ ています。HAPS-70 のユーザーは、HAPS-80 を既存の環境に追加するだ アをテストできる環境が要求されます。たとえばオペレーティング・シス けで導入できます。これら 2 つのプラットフォームは共存可能なため、過去 テムは何時間もかけてブートするのではなく数分または数秒でブートする にプロトタイピングした変更不要なブロックを HAPS-70 上に維持し、新規 必要があります。サイクル精度でこのパフォーマンスを実現できるアプ デザインを HAPS-80 に追加するという使い方ができます。ProtoCompiler ローチは、FPGA ベース・プロトタイピング以外にありません。 ツール・フローと物理ハードウェアの両方が混在可能なため、HAPS-80 の 導入からプロトタイピング環境立ち上げまでの期間を最短化できます。 高ゲート容量を達成するには複数の FPGA を使用する必要がありますが、こ の場合、FPGA 間のインターコネクトがパフォーマンスのボトルネックとな る可能性があります。 デバッグ機能を内蔵 プロトタイピング・チームは往々にしてシステムのブリングアップおよび HAPS-80 は新しいピン・マルチプレクス機能の採用により、マルチ FPGA 高いパフォーマンスの達成ばかりに注意が向き、デバッグの必要性に後か アーキテクチャにおいても非常に高いパフォーマンスを実現しています。 ら気付くことがあります。 ProtoCompiler と HAPS-80 が緊密に連携することで、ピン・マルチプレキ シングを効率よくインプリメントしてすべてのプラットフォームで安定し 従来世代の HAPS には「Deep Trace」と呼ばれる FPGA ベース・システム た実行可能イメージを作成できます。これにより、プロトタイプのデバッ RTL ソース・ビュー：RTL 要素へのデバッグ ポイント設定が簡単にでき、 ハードウェア ステートをリアルタイムに表示 デザイン階層ビュー： RTL ソース ビューに表示する コンテキストを選択 Tc l コンソール：デバッグ プロジェクト 自動化のためのスクリプティング環境 図 3. ProtoCompiler RTL Debugger の GUI 10 この機能が効果を発揮する用途は、少なくとも 2 つ考えられます。1 つはテ できるといった利点がもたらされます。 ストをなるべく短時間で完了したい場合で、1 つのデザインを 4 または 8 イ ンスタンス同時に実行します。複数のテストを同時に実行できるように プットが格段に向上します。もう 1 つは、マルチユーザー環境で複数のチー ProtoCompiler のタイミング・ドリブン・フローと HAPS-80 独自のピン・ ムが 1 つの HAPS システムにアクセスしてリソースを共有するリモート共 マルチプレキシング・テクノロジの組み合わせによって実現する高い性能 有構成としての使い方です（図 4）。 により、テストを高速に実行できます。ProtoCompiler がハードウェア内 部のピン・マルチプレキシング・オプションに関する知識を活かしてタイ まとめ ミングを満たす最適な構成を選択してくれるため、プロトタイピング・チー ムは構成の選択という複雑な作業から解放されます。 News Release ハードウェアを構成すると、テストを逐次的に実行した場合に比べ、スルー ル チ プ レ キ シ ン グ 方 式 の 最 適 な 組 み 合 わ せ を 自 動 的 に 選 択 し ま す。 ニュースリリース ProtoCompiler は、デザインのタイミング目標を満たすようにピン・マ 新年のご挨拶 グにかかる時間が短縮され、パフォーマンスも向上し、設計作業により専念 物理プロトタイピングに多くの利点があることは広く知られるようになって いますが、現在使われているプロトタイピング・ツールはそのほとんどが内 ようには設計されていません。多くの場合、こうした環境では目的のデザイ ル チ・シ ス テ ム 構 成 で あ る か ど う か を 意 識 す る 必 要 が あ り ま せ ん。 ンのプロトタイピングにとりかかる前に、まずプロトタイピング環境のデ HAPS-80 のハードウェアと ProtoCompiler のツール・フローを組み合わ バッグから始める必要があります。こうしたプロトタイピング環境の維持に せると、大規模なプロトタイピング・プラットフォームも短時間でシーム は多くの時間とコストがかかります。また、デバッグ機能が用意されていな レスに展開できます。 いことや、パフォーマンスが十分でないといった問題もありました。 これらの重要な機能の数々を備えた HAPS-80 システムによって提供される シノプシスの HAPS-80 と ProtoCompiler は、最初から連携を想定して設計 デバッグ用の安定したプラットフォームと十分なパフォーマンスを活かす されています。このスマートなアプローチによって実現した完全統合型の ことで、最初のプロトタイプを最短期間で立ち上げて稼働させることがで 物理プロトタイピング環境では多くの処理が自動化され、パフォーマンス きます。 が最適化されるため、設計チームの直面する複雑さが軽減します。 HAPS-80 は、複数のデザインを同一のプロトタイピング・プラットフォー ● ム上でコンカレントに実行するマルチデザイン機能を新たにサポートして ● います。 ● マルチデザイン リモート共有 ● サブシステム SoC フローへの影響を最小限に抑えた内蔵デバッグ機能により、最大限のデ バッグ可視性を実現 独自のピン・マルチプレキシング・テクノロジを統合し、マルチ FPGA 環 境における最高のパフォーマンスを達成 モジュラー型のスケーラブルな設計と抜群の容量により、IP から SoC へ のプロトタイピングをサポート HAPS-70 システムとの後方互換性を維持し、システムおよびコンポーネ ント・レベルでの混在が可能 当社は、厳格なハードウェア / ソフトウェア統合ならびにシステ Industry Trend IP ● 最高性能のプロトタイプを最短期間で作成 What's New in DesignWare IP? この物理プロトタイピング環境には以下の特長があります。 マルチデザイン機能 最新技術情報 ウェア・ツールも汎用のものであるためハードウェア機能を最大限に活かす アが複雑なクロック / リセット同期を管理してくれるため、ユーザーはマ Technology Update 製ボードとサードパーティ・ボードを組み合わせて構成されており、ソフト レスに連結できます。HAPS に内蔵されたスーパーバイザ・ファームウェ Success Story ProtoCompiler を用いた設計フローでは、複数の HAPS システムをシーム ム・バリデーション・メソッドによる高品質で革新的な製品の提供を コミットしています。Baikal-T1 はその成果であり、Imagination 図 4. HAPS-80 のマルチデザイン構成とリモート共有構成 Baikal Electronics 社 CTO Gregory Khrenov 氏 詳細情報 プレスリリース：HAPS-80 http://www.synopsys.com/Company/PressRoom/Pages/haps80-news-release.aspx ウェブページ：HAPS-80 http://www.synopsys.com/JP2/Prototyping/FPGABasedPrototyping/Pages/haps-80.aspx ● ウェブページ：『FPGA-Based Prototyping Methodology Manual』 http://www.synopsys.com/Prototyping/FPGABasedPrototyping/FPMM ● HAPS ブログ：「Breaking the Three Laws」 https://blogs.synopsys.com/breakingthethreelaws/ 検証編 しょう Support Q&A 機能は、当社の今後の開発プロジェクトにも大きく貢献してくれるで フィジカル編 システムには非常に助けられています。HAPS-80 が提供してくれる Support Q&A な ASIC プロトタイプを作成するにあたって、シノプシス社の HAPS 論理合成編 す。Baikal-T1 開発にあたってもそうですが、非常に短納期で高性能 Support Q&A MIPS Warrior P5600 CPU をシリコン実装した世界初のチップで ● ● 著者紹介 Michael（Mick）Posner：1994年シノプシス入社。現在はシノプシスのFPGAベース・プロトタイピング・ソリューション担当プロダクト・マーケティング・ ディレクタ。これまで、シノプシスにてプロダクト・マーケティング、アプリケーション・コンサルタント、テクニカル・マーケティング・マネージャとし て活躍。ブライトン大学（イギリス）にて電子 / 計算機工学の学士号を取得。 11
© Copyright 2024 ExpyDoc
