RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 RENESAS TECHNICAL UPDATE 〒 211-8668 神奈川県川崎市中原区下沼部 1753 ルネサス エレクトロニクス株式会社 問合せ窓口 http://japan.renesas.com/contact/ E-mail: [email protected] 製品分類 MPU & MCU 発行番号 題 R32C/116 グループ ユーザーズマニュアル ハードウェア編の 名 誤記訂正 TN-16C-A225A/J 情 報 技術情報 分 類 対象ロット等 適 用 R32C/116 グループ 製 品 Rev. 第 1 版 関 連 資 料 R32C/116 グループ ユーザーズマニュアル ハードウェア編 Rev.1.10 (RJJ09B0564-0110) R32C/116 グループ ユーザーズマニュアル ハードウェア編 Rev.1.10において誤記がありましたので、以下のと おり訂正いたします。 〈訂正内容〉 ©2012. Renesas Electronics Corporation, All rights reserved. Page 1 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 •Page 70 of 516 図 8.1 を以下のとおり訂正いたします。 【誤】 WAIT命令(ウェイトモード) S Q R wait_mode STOP命令(ストップモード) S Q R stop_mode RESET NMI 電圧低下検出割り込み 復帰用割り込み判定出力 低速クロック f8 f32 01 10 11 CLKOUT CM01~CM00 メインクロック発振回路 XIN XOUT CM20 検出機能許可 メインクロック 停止検出 CM05 周辺機能 クロック 周辺機能クロック源 発振停止検出割り込み fAD f1 メインクロック PLLクロック PLL周波数 シンセサイザ f8 1/8 1/p (注1) PM26 BCD PLL発振停止 1/b CM02 (注3) f32 1/2n f2n CST 0 1 CM10 1/4 (注2) BCS 0 Base Clock 1 CCD wait_mode stop_mode 1/m (注4) サブクロック発振回路 XCIN XCOUT 1/256 PCD CM30 f256 1 0 1/q (注5) CPU クロック 周辺バス クロック CPSR=1 サブクロック fC CM04 stop_mode 1/4 注1. 注2. 注3. 注4. 注5. 図 8.1 分周器 リセット 1/32 fC32 fOCO4 オンチップオシレータ (125kHz) CM00~CM02, CM04, CM05: CM10: CM20: CM30, CM31: CM31 0 1 CM0レジスタのビット CM1レジスタのビット CM2レジスタのビット CM3レジスタのビット オンチップオシレータクロック fOCO PM26: CST: CPSR: BCS: PM2レジスタのビット TCSPRレジスタのビット CPSRFレジスタのビット CCRレジスタのビット PM3レジスタのPM36~PM35ビットにより、 p分周 (p=2, 4, 6, 8) を設定。 TCSPRレジスタのCNT3~CNT0ビットにより、 分周なし (n=0) または2n分周 (n=1~15) を設定。 CCRレジスタのBCD1~BCD0ビットにより、 b分周 (b=2, 3, 4, 6) を設定。 CCRレジスタのCCD1~CCD0ビットにより、 m分周 (m=1~4) を設定。 CCRレジスタのPCD1~PCD0ビットにより、 q分周 (q=2~4) を設定。 クロック発生回路のブロック図 Page 2 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 【正】 WAIT命令(ウェイトモード) S Q R wait_mode STOP命令(ストップモード) S Q R stop_mode RESET NMI 電圧低下検出割り込み 復帰用割り込み判定出力 低速クロック f8 f32 01 10 11 CLKOUT CM01~CM00 メインクロック発振回路 XIN XOUT CM20 検出機能許可 メインクロック 停止検出 周辺機能 クロック 周辺機能クロック源 発振停止検出割り込み fAD CM05 f1 メインクロック PLLクロック PLL周波数 シンセサイザ f8 1/8 1/p (注1) PM26 BCD PLL発振停止 1/b CM02 (注3) f32 1/2n f2n CST 0 1 BCS CM10 1/4 (注2) BCS 0 ベース クロック 1 CCD wait_mode stop_mode 1/m (注4) サブクロック発振回路 XCIN XCOUT 1/256 PCD CM30 f256 1 0 1/q (注5) CPU クロック 周辺バス クロック CPSR=1 サブクロック fC CM04 stop_mode 1/4 注1. 注2. 注3. 注4. 注5. 図 8.1 0 1 分周器 リセット 1/32 fC32 fOCO4 オンチップオシレータ (125 kHz) CM00~CM02, CM04, CM05: CM10: CM20: CM30, CM31: CM31 CM0レジスタのビット CM1レジスタのビット CM2レジスタのビット CM3レジスタのビット オンチップオシレータクロック fOCO PM26: CST: CPSR: BCS: PM2レジスタのビット TCSPRレジスタのビット CPSRFレジスタのビット CCRレジスタのビット PM3レジスタのPM36~PM35ビットにより、 p分周 (p=2, 4, 6, 8) を設定。 TCSPRレジスタのCNT3~CNT0ビットにより、 分周なし (n=0) または2n分周 (n=1~15) を設定。 CCRレジスタのBCD1~BCD0ビットにより、 b分周 (b=2, 3, 4, 6) を設定。 CCRレジスタのCCD1~CCD0ビットにより、 m分周 (m=1~4) を設定。 CCRレジスタのPCD1~PCD0ビットにより、 q分周 (q=2~4) を設定。 クロック発生回路のブロック図 Page 3 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 •Page 72 of 516 図 8.3 の注 8 の文章に以下のとおり追記いたします。 【誤】 注 8. このビットはウォッチドッグタイマを動作させる前に設定してください。 【正】 注 8. このビットはウォッチドッグタイマを動作させる前に設定してください。動作中に書き換える場 合は、WDTS レジスタに書いた直後に実施してください。 •Page 73 of 516 図 8.4 の注 2 の文章を以下のとおり訂正いたします。 【誤】 注 2. CCRレジスタの BCSビットが “0” ( ベースクロック源はPLL クロック ) の場合、CM10ビットを “1” にすることはできません。 【正】 注 2. CCRレジスタの BCSビットが “0” ( ベースクロック源はPLL クロック ) の場合、CM10ビットを “1” にしても PLL周波数シンセサイザの発振は停止しません。 •Page 102 of 516 9.3.1項の本文下部の数式を以下のとおり訂正いたします。 【誤】 • メモリ拡張モードの場合 0080000h < (CB23 × 218) < (CB12 × 218) < (CB01 × 218) ≤ 3DC0000h • マイクロプロセッサモードの場合 0080000h < (CB23 × 218) < (CB12 × 218) < (CB01 × 218) ≤ 3FC0000h 【正】 • メモリ拡張モードの場合 0080000h ≤ (CB23 × 218) ≤ (CB12 × 218) ≤ (CB01 × 218) ≤ 3DC0000h • マイクロプロセッサモードの場合 0080000h ≤ (CB23 × 218) ≤ (CB12 × 218) ≤ (CB01 × 218) ≤ 3FC0000h Page 4 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11月12日 •Page 105, 106 of 516 図 9.7、図 9.8、図 9.9 の設定範囲と注 2 を以下のとおり訂正いたします。 【誤】 • 図 9.7 メモリ拡張モード時 : 04h~F8h マイクロプロセッサモード時 : 04h~FFh 注 2. CB12 レジスタの設定値より大きい値を設定してください。 • 図 9.8 メモリ拡張モード時 : 03h~F7h マイクロプロセッサモード時 : 03h~FEh 注 2. CB23 レジスタの設定値より大きい値を設定してください。また、CB01 レジスタの設定値より小さ い値を設定してください。 • 図 9.9 メモリ拡張モード時 : 02h~F6h マイクロプロセッサモード時 : 02h~FDh 注 2. CB12 レジスタの設定値より小さい値を設定してください。 【正】 • 図 9.7 メモリ拡張モード時 : 02h~F8h マイクロプロセッサモード時 : 02h~FFh 注 2. CB12 レジスタの設定値以上の値を設定してください。 • 図 9.8 メモリ拡張モード時 : 02h~F8h マイクロプロセッサモード時 : 02h~FFh 注 2. CB23 レジスタの設定値以上の値を設定してください。また、CB01レジスタの設定値以下の値を設 定してください。 • 図 9.9 メモリ拡張モード時 : 02h~F8h マイクロプロセッサモード時 : 02h~FFh 注 2. CB12 レジスタの設定値以下の値を設定してください。 •Page 124 of 516 図 10.1の注 1 を以下のとおり変更いたします。 【誤】 注 1. PRC2 ビットは “1” を書いた後、任意の番地に書き込みを実行すると “0” になります。他のビットは “0” になりませんので、プログラムで “0”にしてください。 【正】 注 1. PRC2 ビットは “1” を書いた後、任意の番地に書き込みを実行すると “0” になります。 Page 5 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 •Page 153 of 516~ 12 章 計算式下の本文の一部を以下のとおり変更いたします。 【誤】 たとえば、CPUクロック周波数が 50MHz で周辺バスクロック周波数がその 1/2、プリスケーラの分周値が 16 の場合、ウォッチドッグタイマの周期は約21ms となります。 【正】 たとえば、CPUクロック周波数が 64 MHz で周辺バスクロック周波数がその1/2、プリスケーラの分周値が 16 の場合、ウォッチドッグタイマの周期は約16.4 ms となります。 •Page 165 of 516 表 13.5の外部バスのアドレスを以下のとおり訂正いたします。 【誤】 表 13.5 デバイスごとのバス幅およびバスサイクル数 デバイス名称 外部バス アドレス ( 注 1) バス幅 00060000h~01FFFFFFh FE000000h~FFDFFFFFh 8/16/32 ビット アクセスサイクル数 基準クロック ( 注 2) EBCn レジスタ (n=0~3) 周辺バスクロック の設定値に依存 ( 注 5) 【正】 表 13.5 デバイスごとのバス幅およびバスサイクル数 デバイス名称 外部バス アドレス ( 注 1) バス幅 00080000h~01FFFFFFh FE000000h~FFDFFFFFh 8/16/32 ビット アクセスサイクル数 基準クロック ( 注 2) EBCn レジスタ (n=0~3) 周辺バスクロック の設定値に依存 ( 注 5) •Page 222 of 516 17.3 本文の3 段落目の一部を以下のとおり削除いたします。 【誤】 また三相モード 1 では、タイマ B2 割り込みごとにカウンタへのリロード値が TAi、TAi-1 (i=4,1,2)と入れ替 わるため、タイマ B2 割り込みの頻度を半分に減らすことができます。このモードでは TAiレジスタ設定値と TAi1 レジスタ設定値の合計が TB2レジスタ設定値と一致するようにします。 【正】 また三相モード 1 では、タイマ B2 割り込みごとにカウンタへのリロード値が TAi、TAi-1 (i=4, 1, 2) と入れ 替わるため、タイマB2 割り込みの頻度を半分に減らすことができます。 Page 6 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 •Page 227 of 516 図 17.17の注 2 を以下のとおり訂正いたします。 【誤】 注 2. INV1 レジスタの INV11 ビットが “1”（三相モード 1）の場合 【正】 注 2. INVC1 レジスタの INV11 ビットが “1”（三相モード 1）の場合 •Page 237 of 516 図 18.7 の UiIRS ビットの機能欄を以下のとおり訂正いたします。 【誤】 0: UiTB レジスタ空 (TI=1) 【正】 0: 送信バッファ空 (TI=1) •Page 250 of 516 図 18.20の波形の名称を以下のとおり訂正いたします。 【誤】 UiC0 レジスタの TXEPT フラグ 【正】 UiC0 レジスタの TXEPT ビット •Page 250 of 516 図 18.20の設定条件記載箇所の 4 項目目を以下のとおり訂正いたします。 【誤】 • UiC1 レジスタ、U78CON レジスタの UiRSビット =0 (UiTB レジスタ空で割り込み要求発生 ) 【正】 • UiC1 レジスタ、U78CON レジスタの UiIRS ビット =0 (送信バッファ空で割り込み要求発生 ) Page 7 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 •Page 303 of 516 図 21.1を以下のとおり訂正いたします。 【誤】 データバス上位 データバス下位 上位8ビット 下位8ビット CRCDレジスタ CRCコード生成回路 X16+X12+X5+1 CRCINレジスタ 図 21.1 CRC 演算回路のブロック図 【正】 データバス上位 データバス下位 上位8ビット 下位8ビット CRCDレジスタ CRCコード生成回路 X16+X12+X5+1 CRCINレジスタ 図 21.1 CRC 演算回路のブロック図 Page 8 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 •Page 319 of 516 図 23.9の注 3 を以下のとおり削除いたします。 【誤】 注 3. ゲート機能解除後、GOCビットは “0” になります。 【正】 — なし — •Page 374 of 516 24.1.8.5 項 IRF ビットが “1” になる条件の 2 項目目を以下のとおり訂正いたします。 【誤】 • I2CCCR レジスタにデータを書いたとき (WIT=1、内部 WAIT フラグ =1) 【正】 • I2CCCR レジスタにデータを書いたとき (RIE=1、内部 WAIT フラグ =1) • Page 389 of 516 25 本文の2 段落目を以下のとおり訂正いたします (TN-16C-A200A/J参照 )。 【誤】 また、端子 4 本ごとにプルアップ抵抗の有無を選択できます。プルアップ抵抗は端子が出力になっている 場合と、アナログ入出力になっている場合には、レジスタの設定内容にかかわらず切り離されます。 【正】 また、端子 4 本ごとにプルアップ抵抗の有無を選択できます。プルアップ抵抗は、端子が出力になってい る場合には、レジスタの設定内容にかかわらず切り離されます。 Page 9 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 •Page 389 of 516 図 25.1 を以下のとおり訂正いたします (TN-16C-A200A/J 参照 )。 【誤】 プルアップ選択 ASEL NOD PDi_j ポート出力 周辺機能1出力 周辺機能2出力 周辺機能3出力 周辺機能4出力 周辺機能5出力 周辺機能6出力 周辺機能7出力 000 001 010 011 100 101 110 111 Pi_j端子 PSEL2 PSEL1 PSEL0 ポート入力 周辺機能1~7入力 アナログ入出力 図 25.1 入出力端子ブロック図( 代表例) (i=0~15、j=0~7) 【正】 プルアップ選択 NOD PDi_j ポート出力 周辺機能1出力 周辺機能2出力 周辺機能3出力 周辺機能4出力 周辺機能5出力 周辺機能6出力 周辺機能7出力 000 001 010 011 100 101 110 111 Pi_j端子 PSEL2 PSEL1 PSEL0 ASEL ポート入力 周辺機能1~7入力 アナログ入出力 図 25.1 入出力端子ブロック図( 代表例) (i=0~15、j=0~7) Page 10 of 11 RENESAS TECHNICAL UPDATE TN-16C-A225A/J 発行日 : 2012 年11 月12日 •Page 434 of 516 表 26.8 のメモリ拡張モードの制限事項を以下のとおり訂正いたします。 【誤】 表 27.8 CPU 動作モードとフラッシュメモリ書き換え 項目 CPU動作モード CB01レジスタ シングルチップモード 00hのまま変更しないでください CB12レジスタ 00hのまま変更しないでください CB23レジスタ 00hのまま変更しないでください メモリ拡張モード 04h~F8hの範囲で、かつCB12レジスタ の設定値より大きい値を設定してくださ い 03h~F7hの範囲で、かつCB23レジスタ の設定値より大きくCB01 レジスタの設 定値より小さい値を設定してください 02h~F6hの範囲で、かつCB12レジスタ の設定値より小さい値を設定してくださ い 【正】 表 27.8 CPU 動作モードとフラッシュメモリ書き換え 項目 CPU動作モード CB01レジスタ シングルチップモード 00hのまま変更しないでください CB12レジスタ 00hのまま変更しないでください CB23レジスタ 00hのまま変更しないでください メモリ拡張モード 02h~F8hの範囲で、かつCB12レジスタ の設定値以上の値を設定してください 02h~F8hの範囲で、かつCB23レジスタ の設定値以上、CB01 レジスタの設定値 以下の値を設定してください 02h~F8hの範囲で、かつCB12レジスタ の設定値以下の値を設定してください •Page 465, 478 of 516 表 27.16、表 27.42 のヒステリシスの項目の信号線名を以下のとおり訂正いたします。 【誤】 HOLD, RDY, NMI, INT0~INT8, KI0~KI3, TA0IN~TA4IN, TA0OUT~TA4OUT, TB0IN~TB5IN, CTS0~CTS8, CLK0~CLK8, RXD0~RXD8, SCL0~SCL6, SDA0~SDA6, SS0~SS6, SRXD0~SRXD6, ADTRG, IIO0_0~IIO0_7, IIO1_0~IIO1_7, UD0A, UD0B, UD1A, UD1B, ISCLK2, ISRXD2, IEIN (注 1) 【正】 HOLD, RDY, NMI, INT0~INT8, KI0~KI3, TA0IN~TA4IN, TA0OUT~TA4OUT, TB0IN~TB5IN, CTS0~CTS8, CLK0~CLK8, RXD0~RXD10, SCL0~SCL6, SDA0~SDA6, SS0~SS6, SRXD0~SRXD6, ADTRG, IIO0_0~IIO0_7, IIO1_0~IIO1_7, UD0A, UD0B, UD1A, UD1B, ISCLK2, ISRXD2, IEIN, MSCL, MSDA ( 注1) 以上 Page 11 of 11
© Copyright 2025 ExpyDoc
