NEW PRODUCTS 2 32ビットRISCマイクロコントローラ V850E/MS2 窪 製品概要 田 圭 ★ 要求が日々高まっています。 また，高性能 えるため，3 2 ビットR I S C（ R e d u c e d 近年のDVDプレーヤー， CD-R/Wなどの なマイクロコントローラへの要求の一方で， Instruction Set Computer） マイクロコント 光ストレージ機器の普及とともに， ディジタ セットに対する低コスト化の要求の波が押 ローラV800シリーズとして品種の拡充を推 ル・ビデオ・カメラやビデオ・プリンタなどの し寄せ，マイクロコントローラのコストパ 進しています（図1参照） 。 とくに本稿で紹 ディジタル民生機器が加速的な進化を遂 フォーマンスの向上に関する要求も急速に 介する 「V850E/MS2」 は， 5Vインタフェース げています。 これにともない， マイクロコント 高まっています。 を持ち， 小型かつハイコストパフォーマンス ローラの高速化， 小型化， 低消費電力化の 当社では， これらの多様化した要求に応 のニーズに応えるために開発した， マルチ Nx85E V850E CPUコア 124MIPS＠100MHz ※1 Nx85ET Core NB85E ※2 V850E Next CB-10対応 NB85ET Core CB-9VX対応 V850E CPUコア 82MIPS＠66MHz ハイエンド・ラインナップ（V850E/Mxx） SDRAM対応，50MHz ※2 V850E/Mxx V850E/MA1 MEMC強化，33MHz コンパクト版 コンパクト版 V850E/MS1 V850E/MA2 V850E/MS2 V851 V853 V852 V854 NA851 NA853 Core V850E/IA1 CB-9VX対応 ASSP展開 ※2 スタンダード・ラインナップ（V85x） ASSP展開 V850/xxx ※1 V850/SB1,2 V850 CPUコア 38MIPS＠33MHz 5Vロウパワー版 V850/SA1 3Vロウパワー版 1996 1998 V850/SF1 5VCAN内蔵版 ※2 V850E/Sxx 多ピン版（5V） ロウエンド・ラインナップ （V850/Sxx） V850/SV1 多ピン版（3V） 2000 ※1 開発中 ※2 企画中 図1 V850ロードマップ ★ ソリューション技術本部 マイクロコンピュータ技術部 メディア時代の幅広いアプリケーションに 画像・音声データなどの大容量データ処理 CPUアーキテクチャに対し， 同一周波数で 最適なマイコンです。 分野にも最適です。 さらに，5Vインタフェー の性能を約10％向上させています。 また， ス対応のため，従来の外部I/Oなどをその オブジェクト・レベルでの上位互換を維持 まま接続できます。 しながら，高級言語対応の命令やCISCラ V850E/MS2の特長 V850E/MS2は，当社の高性能32ビット イクな命令を追加しており，Cコンパイラに RISC型CPUである 「V850E」 CPUアーキテ 2. 幅広い周辺機能を搭載 おけるオブジェクト・コード効率も 「V850」 クチャの製品です。 また， 同じCPUコアを持 4KバイトのRAMをはじめ， タイマ， シリ CPUアーキテクチャに対し，10％∼20％向 つV850E/MS1の周辺機能を一部削減し， アル・インタフェース， 10ビットA/Dコンバー 小型化することで14mm角100ピン・プラス タなどの豊富な周辺機能を内蔵していま チックLQFPに封止しました。セットの小型 す。 このため，多くのシステムを1チップで 化， 軽量化など， コストパフォーマンスの向 制御でき，幅広いアプリケーションに対応 上に貢献する製品です。 できるとともに，部品数の削減によるコスト 上させています。 4. マルチメディア処理を実現するミドル ウエア すでにV800シリーズで好評を得ている 低減を推進します。また，周辺機能は， ミドルウエアを豊富に取り揃えており， この 1. 外部メモリ直結インタフェース V850E/MS1の完全サブセットの仕様と ミドルウエアと組み合わせることによりマル 外部メモリ・インタフェースは，24ビット・ なっており， ソフトウエアの共通化をはかり チメディア・システムを容易に実現すること アドレス・バス/16ビット・データ・バスのセ ながら，ユーザのシステム展開に応じて ができます。 パレート構成になっており， 通常のSRAM， V850E/MS1とV850E/MS2の使い分けが ROM用インタフェースのほかに，ページ 容易に行えます。 5. 実績ある開発環境の提供 ROMなどに直結できる各種メモリ・コント 当社から従来のV800シリーズで実績の 3. 高性能， かつ高コード効率の 「V850E」 ローラを搭載しています。各種メモリ・コント CPUアーキテクチャを採用 ローラを搭載することにより， システム性能 を上げるとともに部品点数を削減できます。 ある， 最適化Cコンパイラ， ディバッガ， イン サーキット・エミュレータ， システム・シミュ 本製品に搭載されているCPUコアは， レータ，パフォーマンス・アナライザなどの また，DMAコントローラも搭載しており，外 「V850E」 CPUアーキテクチャを採用してい 統合化環境をタイムリに提供します （図2参 部メモリ間の転送と並行してCPU内部の ます。 「V850E」 CPUアーキテクチャは， パイ 照） 。 また， 各ツール・メーカとの親密なパー 演算やデータ転送を行うことができるため， プラインの最適化により，従来の「V850」 トナシップのもとに， Cコンパイラ， リアルタイ 商品企画 NEC開発環境 PM システム設計 ソフトウエア コンパイラ/アセンブラ デバイス・ファイル リアルタイムOS システム・シミュレータ ディバッガ タスク・ディバッガ パフォーマンス・アナライザ プロジェクト・マネージャ ミドルウエア CA850 DF703130 RX850,RX850pro SM850 ID850 RD850 AZ850 PM ハードウエア インサーキット・エミュレータ オプション・ボード V850E/MS2変換アダプタ ハードウエア 設計 ソフトウエア 設計 コーディング 制作 コンパイル/ アセンブル CA850 ディバグ SM850 単体検査 IE-703102-MC IE-703102-MC-EM1 RX850,RX850pro システム・ ディバグ ＋RD850 ＋AZ850 IE ID850 システム評価 商品化 図2 V850E/MS2開発環境 コンパイラ オペレーティングシステム Green Hills Software Cygnus Solutions Wind River Accelerated Technology エルグ ムOS， インサーキット・エミュレータ，評価 評価ボード ボードなど実績のあるツールを準備します ガイオ・テクノロジー Metrowerks 内藤電誠町田製作所 コスモ （図3 参照） 。なお， インサーキット・エミュ レータは，図4が示すようにV850E/MS1の インサーキット・エミュレータに変換アダプタ を接続するだけでよく， すでにV850E/MS1 インサーキット・ エミュレータ ROMエミュレータ ソフィアシステムズ ワイ・ディ・シー 内藤電誠町田製作所 京都マイクロコンピュータ ライトウェル のターゲット・システムの開発実績がある その他 場合には，開発費用を抑えることが可能 Mentor Graphics 横河電機 US Software アクセス テスコ です。 周辺機能の紹介 V850E/MS2はCPUのほか，RAM，外部 図3 サードパーティとの連携 バス・インタフェース， DMAコントローラ， タ イマ/カウンタ，A/Dコンバータ， シリアル・イ パソコン・インタフェース IE-70000-98-IF-C IE-70000-PC-IF-C IE-70000-CD-IF-A IE-70000-PCI-IF IE-703102-MC-EM1 ンタフェース， クロック・ジェネレータ， 割り込 みコントローラなどの応用システムの構築 に必須となる周辺機能を搭載しています （表1参照） 。 これらの周辺機能は， メモリ空 IE-703102-MC 間上の周辺I/O領域にマッピングされた周 V850E/MS1用インサーキット・エミュレータ 辺I/Oレジスタを介してプログラムから操作 されます。図5にV850E/MS2の内部ブロッ V850E/MS2変換アダプタ （144ピンから100ピンへの変換） ク構成を示します。 ターゲット・システム 図4 V850E/MS2の開発 1. 内蔵RAM 4KバイトのRAMを搭載しています。1ク 表1 V850E/MS2仕様概要 品名 V850E/MS2 項目 外部バス・インタフェース 64Mバイトの外部メモリ空間（22Mバイトは、CS信号対応） 16ビット・データ・バス（8ビット・バスサイジング可能） プログラマブル・ウエイト機能、アイドル・サイクル挿入機能、バス・ホールド機能 メモリ・コントローラ EDO DRAM，ページROM，SRAMなど直結可能 内蔵メモリ ROMレス，データRAM 4Kバイト DMAコントローラ 4ch 割り込みコントローラ 45要因 タイマ/カウンタ 16ビット・タイマ/カウンタ×4ch，16ビット・インターバル・タイマ×2ch シリアル・インタフェース CSI/UART×2ch，専用ボーレート・ジェネレータ×2ch A/Dコンバータ 10ビット分解能A/Dコンバータ：4ch I/Oポート 81本（入力ポート5本，入出力ポート76本） パワーセーブ機能 HALT/IDLE/STOPモード 動作周波数 2∼30MHz 動作温度 −40∼＋85℃ 動作電圧 内部用電源：3.0V∼3.6V，外部端子用電源：4.5V∼5.5V パッケージ 100ピンLQFP（14mm角） 応用分野 DVDプレーヤ，CD-R/W，携帯情報機器，プリンタ，ファクシミリなど CPU NMI TO100 TO110 TO120 TCLR10-12 HLDRQ プログラマブル 割り込み コントローラ INTP100-103 INTP110-113 INTP130 BCU HLDAK 命令キュー PC CS0,3-5/RAS3-5/IORD/IOWR BCYST 32ビット バレル シフタ リアルタイム・ パルス・ユニット TI13 SI0/RXD0 SCK0 UART0/CSI0 4KB LWR/LCAS WAIT ROMC 汎用レジスタ 32ビット×32 A0-A23 D0-D15 DMARQ0-3 DMAC SO1/TXD1 DMAAK0-3 UART1/CSI1 ポート A/D コンバータ ANI0-3 AVREF AVSS AVDD BRG1 P10 P9 P8 P7 P6 P5 P4 P3 P2 P1 P0 PB PA PX SI1/RXD1 SCK1 OE UWR/UCAS ALU RAM BRG0 RD DRAMC システム･ レジスタ TM1:4ch TN4:2ch SO0/TXD0 WE 乗算器 32×32→64 クロック・ ジェネレータ システム・ コントロール CKSEL CLKOUT X1 X2 CVDD CVSS MODE0,MODE2 RESET VDD VSS HVDD 図5 V850E/MS2内部ブロック図 ロックでデータのリード/ライトが可能であ ち，22Mバイトのメモリ空間は，4つの空間 と並行してCPU内部の演算やデータ転送 り， 高速なワーク・メモリやスタックとして使 に分割されており，CS0，CS3， CS4，CS5信 を行うことができるため，画像・音声データ 用できます。 号によって， それぞれの空間がアクセスさ など大容量データ処理を実現できます。 ま れます （図6参照） 。 また， 各チップ・セレクト た，内蔵RAMと内蔵周辺I/O間のDMA転 2. 外部バス・インタフェース 信号で制御されるメモリ空間ごとに， ウエイ 送もできます。要求は外部端子から要求す 外部メモリ・インタフェースは，24ビット・ トやデータ・フロート時間の長いデバイスを る方法， 内蔵周辺機能の割り込みをトリガと アドレス・バス/16ビット・データ・バスのセ 接続した場合にバスの衝突を回避するア する方法， ソフトウエアによる要求の3種類 パレート構成になっています。 また，各種メ イドル・ステートとデータ・バス幅 （8ビット， ま をサポートしています。 また，転送方法とし モリに直結可能なメモリ・コントローラを搭 たは16ビット） の設定ができます。 このため， て， 2サイクル転送， フライバイ （1サイクル） 載しており， 外部にラッチ回路等を用いるこ 必要以上にアプリケーション性能を落とす となく， 外部デバイスを接続することができ ことなく， システム・コストの低減をはかるこ ます。 とができます。 転送の2種類をサポートしています。 5. リアルタイム・パルス・ユニット 16ビットのリアルタイム・パルス・ユニット 3. バス制御機能 4. DMAコントローラ を6チャネル搭載しています。4チャネルの メモリ空間として， 64Mバイトのリニア・ア 4チャネルのDMAコントローラを搭載し タイマは， カウンタとキャプチャ/コンペア・レ ドレス空間をサポートしています。そのう ています。DMAによる外部メモリ間の転送 ジスタから構成され， パルス間隔の測定や 3FFFFFFH 外部メモリ領域 予約領域 1000000H 0FFFFFFH ※ 3FFFFFFH 内蔵周辺I/O領域 3FFF000H 3FFEFFFH 内蔵RAM領域 3FFE000H 3C00000H 3BFFFFFH ブロック5（4Mバイト） CS5 CS3 3800000H 37FFFFFH ブロック3（8Mバイト） 0800000H 07FFFFFH CS4 外部メモリ領域 ブロック4（8Mバイト） ※ 3000000H 2FFFFFFH 0200000H 01FFFFFH CS0 予約領域 ブロック0（2Mバイト） 0000000H ※ チップ・セレクト信号は出力されません。 この領域を使用する場合は，アドレス信号をデコードし，チップ・セレクト信号を生成する必要があります。 図6 メモリ・ブロック機能 周期計測， プログラマブルなパルスの出 8. クロック・ジェネレータ トです。 力， 時間管理などができます。 また， ほかの PLL回路を内蔵しており， 発振クロックの V 8 5 0 E / M S 2 では ，以 上の 機 能を 2チャネルは， インターバル・タイマとして利 1/2倍，1倍，5倍のいずれかをソフトウエア 14mm角の100ピン・プラスチックLQFP 用できます。 で選択し，動作させることができます。 さら （端子ピッチ：0.5mm） に封止しました。 こ に， ソフトウエアSTOP/IDLE/HALTの3種 れらの機能により，DVDプレーヤ，CD-R/ 6. A/Dコンバータ 類の省電力モードをサポートしており， きめ Wなどのディジタル民生機器や携帯情報 10ビット分解能A/Dコンバータを4チャネ 細かい電力制御を行うことができます。 機器など，組み込み機器への応用分野 ル搭載しています。変換方式は， 逐次変換 に適しています。 方式を採用し，高速かつ高精度な変換が 9. 割り込みコントローラ できます。A/D変換の開始トリガとして， ソフ 端子入力による外部割り込み1 0 要因 トウエア，内蔵タイマの一致の2種類をサ （NMI（Non Maskable Interrupt） を含む）， 当社では， 今後も 「V850ファミリ」 のライン 周辺ハードウエアによる内部割り込み35要 ナップとして， 各種アプリケーション用途向 因の割り込み要求をハンドリングする割り けに内蔵周辺機能を最適化したA S S P 7. シリアル・インタフェース 込みコントローラを備えています。個々に （Application Specific Standard Product） 製 非 同 期 式シリアル・インタフェース 8レベルの優先順位をプログラマブルに設 品や， 「V850E」 CPUコアを搭載した製品の （UART），3線式のクロック同期式シリア 定できます。ベクタ （固定） 方式により， 各要 拡充に努めていきます。将来的には， より一 因毎の割り込みハンドラを起動します。 層の高MHz化や，各種マルチメディア演 ポートしています。 ル・インタフェース （CSI） を搭載していま す。UART/CSI兼用となっているチャネル 今後の展開 算ユニットの拡張機能を搭載したCPUコア を2チャネル用意しています。また，ボー 10. 汎用入出力ポート を開発していく計画です。 また， 「V850E」 レート生成用に専用ボーレート・ジェネレー ビット単位で入出力の切り換えが可能な CPUをコアとしてSystem On a Chipを推進 タを2チャネル用意しています。 汎用ポートが81本あります。 このうち，5本 し，積極的な拡販を継続して展開していき が入力専用ポートで，76本が入出力ポー ます。
© Copyright 2024 ExpyDoc
