LTC4353 デュアル低電圧 理想ダイオード・コントローラ 特長 n n n n n n n 概要 低損失のパワー・ダイオード代替デバイス N チャネル MOSFETを制御 0V ∼ 18V 電源の OR 接続またはホールドアップ ゲートのターンオン時間およびターンオフ時間:1μs イネーブル入力 MOSFETのオン状態出力 16ピンMSOPおよび DFN(4mm×3mm) パッケージ LTC®4353は、外付けのNチャネルMOSFETを制御して理想 ダイオードの機能を実現します。このデバイスは、2つの大電力 ショットキ・ダイオードと付随するヒートシンクを置き換え、消 費電力と基板面積を節減します。理想ダイオードの機能によ り、低損失の電源 OR 接続アプリケーションや電源ホールド アップ・アプリケーションが可能です。 LTC4353はMOSFETの順方向電圧降下を調整して、 ダイオー ドORアプリケーションで電流が滑らかに伝達されるようにし ます。ターンオンが高速なので、電源切り替え時での負荷の 電圧低下量が減少します。入力電源が故障した場合や短絡 した場合は、高速ターンオフによって逆方向電流トランジェン トが最小限に抑えられます。 アプリケーション n n n n 冗長電源 電源ホールドアップ 高可用性システムおよびサーバ 通信機器およびネットワークのインフラ L、LT、LTC、LTM、Linear Technology、および Linearのロゴはリニアテクノロジー社の登録商 標です。Hot Swap、PowerPathおよび ThinSOTはリニアテクノロジー社の商標です。他の全ての 商標はそれぞれの所有者に所有権があります。7920013および8022679を含む米国特許によっ て保護されています。 LTC4353は2.9V ∼ 18Vの電源電圧で動作します。2つの電 源電圧が両方とも2.9Vより低い場合は、VCC ピンに外部電 源を接続することが必要です。イネーブル入力を使用すると、 MOSFETをオフしてデバイスを低電流状態にすることができ ます。状態出力は、MOSFET がオン/オフのいずれの状態であ るかを表示します。 標準的応用例 2.9V ∼ 18V/10A の理想ダイオードOR 入力電源の障害時にも保持される出力 Si4126DY 2.9V TO 18V 56nF* VIN1 EN1 0.1µF VIN1 VCC GATE1 LTC4353 OUT1 ONST1 ONST2 GND MOSFET ON-STATUS OUTPUTS VOUT 10A VOLTAGE 2V/DIV CPO1 VIN2 VOUT EN2 CPO2 VIN2 GATE2 OUT2 VIN1 = 5.2V VIN2 = 5V IL = 8A CL = 100µF 56nF* 2.9V TO 18V Si4126DY 4353 TA01a 5µs/DIV 4353 TA01b *OPTIONAL FOR FAST TURN-ON 4353f 1 LTC4353 絶対最大定格(Notes 1、2) VIN1、VIN2、OUT1、OUT2 電圧 ...................................–2V ~ 24V VCC 電圧 ................................................................–0.3V ~ 6.5V GATE1、GATE2 電圧(Note 3).................................–0.3V ~ 34V CPO1、CPO2 電圧(Note 3)....................................–0.3V ~ 34V EN1、EN2、ONST1、ONST2 電圧 ............................–0.3V ~ 24V CPO1、CPO2 平均電流 ...................................................... 10mA ONST1、ONST2 電流 ........................................................... 5mA 動作周囲温度範囲 LTC4353C ............................................................ 0°C ~ 70°C LTC4353I ......................................................... –40°C ~ 85°C 保存温度範囲.................................................... –65°C ~ 150°C リード温度(半田付け、10 秒) MS パッケージ .............................................................300°C ピン配置 TOP VIEW EN2 1 NC 2 NC 3 VIN2 4 GATE2 5 CPO2 6 OUT2 7 ONST2 8 TOP VIEW EN2 NC NC VIN2 GATE2 CPO2 OUT2 ONST2 16 EN1 15 GND 17 14 VCC 13 VIN1 12 GATE1 11 CPO1 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 EN1 GND VCC VIN1 GATE1 CPO1 OUT1 ONST1 MS PACKAGE 16-LEAD PLASTIC MSOP 10 OUT1 9 ONST1 TJMAX = 125°C, θJA = 125°C/W DE PACKAGE 16-LEAD (4mm × 3mm) PLASTIC DFN TJMAX = 125°C, θJA = 43°C/W EXPOSED PAD (PIN 17) PCB GND CONNECTION OPTIONAL 発注情報 無鉛仕上げ テープアンドリール 製品マーキング * LTC4353CDE#PBF LTC4353CDE#TRPBF 4353 パッケージ 16-Pin (4mm × 3mm) Plastic DFN 温度範囲 0°C to 70°C LTC4353IDE#PBF LTC4353IDE#TRPBF 4353 16-Pin (4mm × 3mm) Plastic DFN –40°C to 85°C LTC4353CMS#PBF LTC4353CMS#TRPBF 4353 16-Pin Plastic MSOP 0°C to 70°C LTC4353IMS#PBF LTC4353IMS#TRPBF 4353 16-Pin Plastic MSOP –40°C to 85°C さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。 無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。 4353f 2 LTC4353 電気的特性 l は全動作温度範囲の規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、VIN1 = VIN2 = 12V、OUT = VIN、VCC はオープン。 SYMBOL PARAMETER 電源 VIN VIN1, VIN2 Operating Range VCC(EXT) VCC External Supply Operating Range VCC(REG) IIN VCC Regulated Voltage VIN1, VIN2 Current Enabled, Higher Supply Enabled, Lower Supply Pull-Up Disabled VCC Current Enabled Disabled Other VIN = 11.7V, Both EN = 0V Other VIN = 12.3V, Both EN = 0V Both VIN = 0V, VCC = 5V, Both EN = 0V Both EN = 1V VCC(UVLO) VCC Undervoltage Lockout Threshold ΔVCC(HYST) VCC Undervoltage Lockout Hysteresis ICC 理想ダイオード・コントローラ Forward Regulation Voltage (VIN − OUT) VFR ΔVGATE MOSFET Gate Drive (GATE – VIN) tON(GATE) GATE1, GATE2 Turn-On Propagation Delay GATE1, GATE2 Turn-Off Propagation Delay GATE1, GATE2 Fast Pull-Up Current GATE1, GATE2 Fast Pull-Down Current GATE1, GATE2 Off Pull-Down Current 入力/ 出力ピンの電圧 tOFF(GATE) IGATE VEN(TH) EN1, EN2 Threshold Voltage ΔVEN(TH) EN1, EN2 Threshold Hysteresis IEN IOUT ICPO(UP) VOL EN1, EN2 Current OUT1, OUT2 Current Enabled Disabled CPO1, CPO2 Pull-Up Current ONST1, ONST2 Output Low Voltage VOH CONDITIONS MIN MAX UNITS 18 VCC 6 V V V 5 5.5 V l l l l 1.5 200 –45 75 2.5 300 –80 160 mA µA µA µA VCC = 5V, Both VIN = 1.2V, Both EN = 0V VCC = 5V, Both VIN = 1.2V, Both EN = 1V l l 1.5 88 2.2 190 mA µA VCC Rising l 2.3 2.55 2.7 V l 40 120 300 mV l l 2 2 10 4.5 12 25 12 7 25 50 14 9 mV mV V V l 0.4 1 µs l 1 –1.9 1.9 160 µs A A µA With External VCC Supply VIN1, VIN2 ≤ VCC VIN = 1.2V, VCC = 5V VIN = 12V VFWD = 0.2V; I = 0, − 1μA; Highest VIN =12V VFWD = 0.2V; I = 0, − 1μA; Highest VIN =2.9V VFWD (= VIN – OUT) Step: − 0.3V to 0.3V VFWD Step: 0.3V to − 0.3V VFWD = 0.4V, ΔVGATE = 0V, CPO = 17V VFWD = − 0.8V, ΔVGATE = 5V Corresponding EN = 1V, ΔVGATE = 2.5V EN Falling l 2.9 0 2.9 l 4.5 l l l l l l l –0.9 0.9 65 0.3 –1.4 1.4 110 l 580 600 620 mV l 2 8 20 mV 0 ±1 µA At 0.6V l l l ONST1, ONST2 Output High Voltage OUTn = 0V, 12V; Both EN = 0V Both EN = 1V CPO = VIN I = 1mA I = 3mA I = − 1μA IONST ONST1, ONST2 Leakage Current At 12V l ΔVGATE(ON) MOSFET On-Detect Threshold (GATE – VIN) ONST Pulls Low l Note 1:絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可 能性がある。絶対最大定格状態が長時間続くと、デバイスの信頼性と寿命に悪影響を与える 恐れがある。 TYP l l l l -4 160 8 16 –40 –70 –115 0.14 0.4 0.42 1.2 VCC – 1.4 VCC – 0.9 VCC – 0.5 0 ±1 0.28 0.7 1.1 µA µA µA V V V µA V Note 3:内部クランプは、GATEピンとCPOピンの電圧を、VIN ピンの電圧より少なくとも10V 高 い値とVIN ピンの電圧よりもダイオード電圧分低い値に制限する。これらのピンをクランプよ り高い電圧にドライブするとデバイスを損傷するおそれがある。 Note 2:デバイスピンに流れ込む電流はすべて正。デバイスピンから流れ出す電流はすべて負。 注記がない限り、すべての電圧はGND 基準。 4353f 3 LTC4353 標準的性能特性 外付けVCC 使用時の VIN の電流と 電圧 VIN の電流と電圧 250 OTHER VIN = 0V 2.0 1.0 0.5 100 0 0 3 6 9 VIN (V) 12 15 –50 18 1.00 0.75 0.50 OTHER VIN = 12V –0.5 0.25 0 1 2 3 VIN (V) 4353 G01 4 5 0 6 OUT の電流と電圧 25 150 20 1 14 VGATE – VIN (V) VFR (mV) IOUT (µA) VCC = 5V VCC = 3.3V 15 50 10 0 5 3 VCC (V) 4 5 6 4353 G03 OUT = VIN – 0.1V 12 10 100 2 �VGATE の電圧と電流 30 200 0 4353 G02 外付けVCC 使用時の 順方向レギュレーション電圧と VIN 電圧 250 BOTH VIN = 0V 1.25 50 0 VCC の電流と電圧 1.50 150 IIN (µA) IIN (mA) VCC = 6V OTHER VIN = 0V 200 1.5 1.75 ICC (mA) 2.5 注記がない限り、TA = 25 C、VIN1 = VIN2 = 12V、OUT = VIN、VCC オープン VIN = 18V 8 6 4 VIN = 2.9V 2 0 3 6 9 12 15 VOUT (V) 0 18 1 2 3 4 VIN (V) 4353 G04 �VGATE とVCC 電圧および VIN 電圧 0 –20 4353 G05 ONST の Low 出力電圧と電流 –40 –60 –80 IGATE (µA) –100 –120 4353 G06 ONST の High 出力電圧と電流 5 ∆VGATE 12 4 600 10 6 VOL (mV) 8 VCC 4 400 200 0 3 6 9 VIN (V) 12 15 18 4353 G07 0 3 2 1 2 0 –2 5 800 14 VGATE – VIN, VCC (V) 0 VOH (V) –50 0 0 1 2 3 IONST (mA) 4 5 4353 G08 0 0 –2 –4 –6 IONST (µA) –8 –10 4353 G09 4353f 4 LTC4353 標準的性能特性 注記がない限り、TA = 25 C、VIN1 = VIN2 = 12V、OUT = VIN、VCC オープン 障害が発生した電源からの 高速ゲート切り換え VIN1 パワーアップ時の起動波形 VIN1 VIN1 2V/DIV VCC VOLTAGE 5V/DIV OUT VIN2 2V/DIV ∆VGATE1 5V/DIV CPO1 CPO2 GATE1 VIN1 = 5.2V VIN2 = 5V CL = 100µF IL = 8A ∆VGATE2 10V/DIV 5ms/DIV 4353 G10 5µs/DIV 4353 G11 ピン機能 CPO1、CPO2:チャージポンプの出力。このピンと対応するVIN ピンの間にコンデンサを接続します。このコンデンサの容量 は、MOSFETスイッチのゲート容量(CISS) の約 10 倍とします。 このコンデンサに蓄えられる電荷は、高速ターンオン時にゲー トをプルアップするのに使われます。高速ターンオンが不要で あれば、このピンをオープンのままにします。 EN1、EN2:イネーブル入力。対応する電源のダイオード制御を 有効にするには、このピンを0.6Vより低い電圧に保持します。 このピンをHighに駆動すると、MOSFETのゲートが遮断され ます (ただし、遮断後もボディ・ダイオードを通して電流が流れ ます)。コンパレータには8mVのヒステリシスが組み込まれて います。両方のENピンをHighにすると、コントローラの電流 消費が低減されます。 露出パッド (DE パッケージのみ) :このピンは開放のままにす るか、デバイスのグランドに接続することができます。 GATE1、GATE2:MOSFETゲート・ドライブ出力。このピンは外 付けNチャネルMOSFETスイッチのゲートに接続します。内 部クランプは、ゲート電圧を入力電源より12V 高い値から入 力電圧よりもダイオード電圧分低い値までに制限されます。高 速ターンオン時は、CPOをソースとする1.4Aのプルアップ電 流が GATEを充電します。高速ターンオフ時は、VIN をシンク とする1.4Aのプルダウン電流が GATEを放電します。 GND:デバイスのグランド。 ONST1、ONST2:MOSFETの状態出力。GATEの電圧が VIN を 0.7Vを超えて上回ると、このピンは内部スイッチによってLow にプルダウンされ、MOSFET がオンであることを示します。この ピンは、500kの内部抵抗によって、VCCよりもダイオード円圧 分低い電圧までプルアップされます。外部プルアップを使って VCC より高い電圧にプルアップすることもできます。使用しな い場合はGNDに接続するかオープンのままにします。 OUT1、OUT2:出力電圧センス入力。このピンはMOSFETの負 荷側に接続します。このピンで検出される電圧が MOSFETの ゲート制御に使われます。 VCC:低電圧電源。このピンとグランドの間に0.1μFのコンデン サを接続します。VIN ≥ 2.9Vの場合、このピンは5V 電源を発 生する内部レギュレータをデカップリングします。両方のVIN が 2.9Vを下回るアプリケーションでは、2.9V ∼ 6Vの範囲の 外部電源電圧をこのピンに接続します。 VIN1、VIN2:電圧センスと電源入力。このピンはMOSFETの電 源入力側に接続します。低電圧電源のVCC は、VIN1とVIN2 のいずれか高い方から発生します。このピンで検出される電 圧が MOSFETのゲート制御に使われます。 4353f 5 LTC4353 機能ブロック図 13 12 VIN1 16 0.6V – EN1 + 11 GATE1 10 CPO1 OUT1 DISABLE1 VCC CP1 500k SA1 + – LDO VFR1 + 0.7V – GATE1 + – VIN2 VIN1 CHARGE PUMP1 f = 3MHz – VIN1 14 VCC – ONST1 + CP4 GATE1 OFF VCC VCC LOW 2.55V + 500k GATE2 OFF CP2 + + – EN2 VFR2 – 1 – VIN2 CHARGE PUMP2 f = 3MHz SA2 DISABLE2 + + – 0.7V GATE2 0.6V 9 ONST2 + – 8 CP5 CP3 Z GND 15 EXPOSED PAD* 17 GATE2 VIN2 4 5 CPO2 6 OUT2 7 4353 BD *DE PACKAGE ONLY 4353f 6 LTC4353 動作 LTC4353は、NチャネルMOSFETを制御して、2つの理想ダイ オードをエミュレートします。イネーブルされると、各サーボ・ アンプ (SA1、SA2) は、外付けMOSFETのゲートを制御して、 順方向電圧降下(VFWD =VIN-OUT) をVFR にサーボ制御し ます。負荷電流によって電圧降下が VFRよりも大きくなると、 ゲート電圧が上昇し、MOSFETの導通性を高めます。出力電 流が大きい場合、MOSFETのゲートは完全にオンとなり、電 圧降下は、IFET・RDS(ON)に等しくなります。 GATEピンの電流ソースはCPOピン、電流シンクはVIN および GNDピンです。GATEピンとCPOピンの電圧は、クランプ回路 によってVIN ピンより12V 高い電圧からダイオード電圧分低い 値までに制限されます。VIN に対するGATEの電圧が 0.7Vを 超えるとONSTピンが内部スイッチによってLowにプルダウン され、MOSFETを介して電力が供給されていることを示します。 MOSFET が導通しているときに入力電源が短絡すると、負荷 から入力に向けて大きな逆電流が流れはじめます。このような 障害が発生すると、ただちにSA が検出してゲートを高速にプ ルダウンし、MOSFETをオフにします。 LDOは、最高のVIN 入力からVCC ピンに5V 電源を供給する 低ドロップアウト・レギュレータです。両方のVIN が 2.9Vを下 回る場合、VCC ピンに2.9V ∼ 6Vの範囲の外部電源を接続す る必要があります。 また、大きな順方向電圧降下を検出した場合、SAは高速に ゲートをプルアップします。ゲートを高速にプルアップするた めに、CPOとVIN ピンの間に外付けのコンデンサが必要です。 このコンデンサは、デバイスのパワーアップ時に、内部チャー VCCとENピンのコンパレータCP1 ∼ CP3 が電力の導通を制 御します。ENピンが 0.6Vよりも高い場合、またはVCC ピンが 2.55Vよりも低い場合は、MOSFETは常にオフ状態に保たれ ます。両方のENピンをHighにすると、デバイスの電流消費が 低減されます。 ジポンプによって充電されます。蓄えられた電荷が、ゲートを 高速にプルアップするために使用されます。 4353f 7 LTC4353 アプリケーション情報 高可用性システムでは、冗長性を持たせてシステムの信頼性 を高めるために、並列接続の電源やバッテリ給電が採用さ れます。これらの電源を負荷に接続する一般的な方法がダイ オードOR 接続です。蓄電コンデンサが接続されたダイオー ドは、入力電圧の低下や停止時に、電源電圧を維持(ホール ドアップ) します。これらの手法の欠点は、ダイオードの順方 向電圧降下が大きく、これが電力損失につながることです。 LTC4353は、外付けNチャネルMOSFETをパス素子として使 用することで、この問題を解決します (図 1 参照)。電力の通過 時はMOSFET がオンになるので、電源から負荷への電圧降 下を小さくできます。入力電圧源が出力の共通電源電圧を下 回るとMOSFET がオフになるので、理想ダイオードと同じ機能 と性能が得られます。 電源構成 LTC4353は最低 0Vまでの入力電源で動作可能です。このた めには2.9V ∼ 6Vの範囲の早期外部電源を使用して、VCC ピ ンに常に電圧を供給する必要があります。この動作範囲では、 VIN が VCCよりも低くなければなりません。VCC が VINよりも 後に立ち上がり、内部 5V LDO からVCC への逆供給が懸念 される場合は、直列抵抗(数 100Ω) またはショットキ・ダイオー ドがデバイスの電力損失を抑え、VIN が高い間、低電圧の VCC 電源に電流が逆供給されないように制限します。VCCと GNDピンの間には、デバイスの近くで0.1μFのコンデンサも接 続する必要があります。その接続を図 2に示します。 いずれかのVIN が 2.9Vよりも高い場合は、VCC への外部電 源接続は不要です。0.1μFのコンデンサはバイパス用として引 き続き必要です。 M1 Si4126DY 12V C1 56nF CPO1 EN1 CVCC 0.1µF VIN1 GATE1 OUT1 D1 R1 2.7k D2 R2 2.7k ONST1 VCC LTC4353 GND OUT 10A CL ONST2 EN2 CPO2 VIN2 GATE2 OUT2 C2 56nF 12V D1, D2: GREEN LED LN1351C M2 Si4126DY 4353 F01 図 1.ステータス・ライト付きの 12V 理想ダイオードOR 接続 M1 0V TO VCC OPTIONAL OR VIN1 2.9V TO 6V HERE CVCC 0.1µF 0V TO VCC VCC GATE1 VIN1 LTC4353 VIN2 M1 2.9V TO 18V (0V TO 18V) CVCC 0.1µF GATE2 0V TO 18V (2.9V TO 18V) M2 VCC GATE1 LTC4353 VIN2 GATE2 M2 4353 F02 図 2. 電源構成 4353f 8 LTC4353 アプリケーション情報 MOSFET の選択 外部 CPO 電源 LTC4353はNチャネルMOSFETを駆 動して負荷 電 流を流 します。MOSFETの重要な特性は、最大ドレインソース電圧 BVDSS、最大ゲートソース電圧 VGS(MAX)、オン抵抗 RDS(ON) です。 内部チャージポンプによるCPOコンデンサの充電、特にデバ イスのパワーアップ時の充電には数ミリ秒が必要です。この 時間は、CPOピンに外部電源を接続することで短縮できます。 CPOとVIN ピン間の内部クランプに流れる電流を制限するた めに、直列抵抗が必要です。CPO 電源は、MOSFETのゲー ト駆動要件を満たすために、主入力電源の電圧よりも高くす る必要があります。図 3に、このような3.3V 理想ダイオード・ア プリケーションを示します。この回路では1kの抵抗を介して、 CPOピンに12V 電源が接続されています。1kの抵抗はVIN ピ ンが接地されたときにCPOピンに流れ込む電流を制限します。 8.7Vでゲートを駆動する場合(12V-3.3V) は、M1とM2にはロ ジック・レベルのMOSFET が適当です。 入力がグランドに接続された場合、MOSFETの両端に全電 源電圧が加わる可能性があります。この電圧に耐えるため、 BVDSS は電源電圧よりも高くなければなりません。MOSFET のVGS(MAX)定格には14Vよりも大きい値が必要です。VIN を 基準としたGATEの内部クランプ電圧の上限が、 この値だから です。MOSFETのRDS(ON)は、最大電圧降下(IL・RDS(ON)) と 2 を決定します。MOSFET MOSFETの電力損失(IL ・RDS(ON)) の最小電圧降下は、サーボ・アンプのレギュレーション電圧に よって決まるため、RDS(ON)をいくら小さくしても (VFR/ILよりも 小さくしても)、効果がない場合があることに注意してください。 CPOコンデンサの選択 CPOピンとVIN ピンの間のコンデンサの推奨値は、MOSFET の入力容量(CISS) のおよそ10 倍です。コンデンサの容量が大 きいほど、それに応じて内部チャージポンプによる充電に長い 時間を要します。このコンデンサは、MOSFETのゲート容量と 電荷を共有するため、容量が小さいとゲートの高速ターンオ ン時に電圧降下が大きくなります。 入力と出力の容量が非常に小さい場合、電流の急激な変化 によって、VIN ピンとOUTピンに絶対最大定格の24Vを超え る過渡変動が生じる可能性があります。OR 接続アプリケー ションでは、OUTピンからグランドに接続された1つのサージ・ サプレッサによって、全ての入力をクランプします。サージ・サ プレッサがない場合も、10μFの出力容量があれば、ほとんど のアプリケーションで24Vを超える過渡変動を防止するのに 十分です。 M1 VINA 3.3V C1 56nF 1k 12V 入力トランジェントに対する保護 1k VIN1 GATE1 CPO1 LTC4353 CPO2 VIN2 GATE2 C2 56nF VINB 3.3V M2 4353 F03 図 3. 起動とリフレッシュを高速化するためにCPO に 外部電源から12Vを給電した3.3V 理想ダイオード 4353f 9 LTC4353 アプリケーション情報 以下の設計例では、最大負荷電流 10Aの12Vシステムに使 用する部品の選定に伴う計算を示します (図 1 参照)。 Si4126DYの入力容量 CISS は約 5500pFです。この値の10 倍 という推奨値を採用することにして、C1とC2は56nFのコンデ ンサとします。 はじめに、最大負荷時に順方向電圧降下が所望の値になるよ うなMOSFETのRDS(ON)を計算します。ここでは、VDROP を 30mVと想定します。 LEDのD1とD2で適切な輝度を得るには、約 3mAで駆動す る必要があります。ダイオードの電圧降下 2Vと0.6VのVOL を 考慮して、R1とR2は2.7kに設定します。 設計例 RDS(ON) ≤ PCBレイアウトに関する検討事項 VDROP 30mV = = 3mΩ 10A ILOAD Si4126DYは、最大 RDS(ON)=2.8mΩ、BVDSS =30V、VGS(MAX)= 20Vを、SO-8サイズのパッケージで実現した、適切なソリュー ションです。MOSFETの最大電力損失は次式で計算されます。 P = I2LOAD・RDS(ON) = (10A)2 ・2.8mΩ = 0.3W 定常状態の最大熱抵抗θJA が 35 C/Wであることから、0.3W の電力損失によってSi4126DYの接合温度は周囲温度より、 さほど問題とならない11 Cしか上昇しません。 VIN ピンとOUTピンのトレースはMOSFETの端子にできるだ け近づけて接続します。MOSFET へのトレースは幅を広く、長 さを短くして抵抗性の損失を最小にします。MOSFETを通る 電源パスに関連するPCBトレースは抵抗を小さくします (図 4 参照)。 VCC ピンのバイパス・コンデンサCVCC を、VCCとGNDの間に できるだけ近づけて配置することも重要です。C1とC2はCPO とVIN ピンの近くに配置します。サージ・サプレッサを使う場 合は、短いリード長でLTC4353の近くに実装します。 CURRENT FLOW M1 SO-8 FROM SUPPLY A W MSOP-16 DRAWING IS NOT TO SCALE! D S D S D G D TO LOAD CVCC VIA TO GROUND PLANE TRACK WIDTH W: 0.03 PER AMPERE ON 1oz Cu FOIL S LTC4353 FROM SUPPLY B W S D S D S D G D M2 SO-8 CURRENT FLOW TO LOAD 4353 F04 図 4.M1、M2、CVCC の推奨 PCBレイアウト 4353f 10 LTC4353 標準的応用例 電源障害時のデータ・バックアップ用に蓄電容量を備えたディスク・ドライブや ソリッド・ステート・ドライブ・アプリケーション向け12V 電源 M1 Si4126DY 12V C1 56nF VIN1 CPO1 EN1 RCHRG 1k CVCC 0.1µF VCC GATE1 OUT1 ONST1 LTC4353 GND BUCK REG. ONST2 STORAGE DEVICE EN2 VIN2 CPO2 OUT2 GATE2 C2 56nF M2 Si4126DY CRESV 3F 4353 TA02 CRESV : 3 PARALLEL STRINGS, EACH WITH 3 SERIES PM-5R0V305-R 3.3V の主電源と補助電源のダイオードOR 接続(主電源電圧が 2.95Vを超える場合、補助理想ダイオードは無効化されます。) M1 Si4126DY 3.3V MAIN C1 56nF CPO1 EN1 R3 39.2k CVCC 0.1µF VCC VIN1 GATE1 LTC4353 GND OUT1 ONST1 OUT ONST2 EN2 R4 10k 3.3V AUX CPO2 VIN2 GATE2 OUT2 C2 56nF M2 Si4126DY 4353 TA03 4353f 11 LTC4353 標準的応用例 12Vと3.3V の入力に理想ダイオードを使ったプラグイン・カードの電源ホールドアップ M1 Si4126DY 12V + NC CPO1 VIN1 GATE1 12VOUT CHOLDUP1 OUT1 LTC4353 CPO2 VIN2 GATE2 OUT2 C2 56nF 3.3V BACKPLANE M2 Si4126DY CONNECTORS PLUG-IN CARD + 3.3VOUT CHOLDUP2 4353 TA04 4353f 12 LTC4353 標準的応用例 MicroTCA のようにバックプレーンで OR 接続した冗長電源システム POWER SUPPLY MODULE 1 Si4126DY LOAD CARD 1 NC CPO1 EN1 12V 0.1µF VCC VIN1 GATE1 LTC4353 OUT1 ONST1 ONST2 GND EN2 CPO2 VIN2 GATE2 OUT2 NC LOAD CARD 2 Si4126DY POWER SUPPLY MODULE 2 Si4126DY NC CPO1 EN1 12V 0.1µF VCC VIN1 GATE1 LTC4353 OUT1 ONST1 ONST2 GND EN2 CPO2 VIN2 GATE2 OUT2 NC Si4126DY 4353 TA05 4353f 13 LTC4353 パッケージ 最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。 DE パッケージ 16ピン・プラスチックDFN (4mm 3mm) (Reference LTC DWG # 05-08-1732 Rev Ø) 0.70 ±0.05 3.30 ±0.05 3.60 ±0.05 2.20 ±0.05 1.70 ± 0.05 パッケージの外形 0.25 ± 0.05 0.45 BSC 3.15 REF 推奨する半田パッドのピッチと寸法 半田付けされない領域には半田マスクを使用する 4.00 ±0.10 (2 SIDES) R = 0.05 TYP 9 R = 0.115 TYP 0.40 ± 0.10 16 3.30 ±0.10 3.00 ±0.10 (2 SIDES) 1.70 ± 0.10 ピン 1 のノッチ R=0.20 または 0.35 45 の面取り ピン 1 の トップ・マーキング (NOTE 6) (DE16) DFN 0806 REV Ø 8 0.200 REF 1 0.23 ± 0.05 0.45 BSC 0.75 ±0.05 3.15 REF 0.00 – 0.05 露出パッドの底面 NOTE: 1. 図は JEDEC パッケージ・アウトライン MO-229 のバージョンのバリエーション (WGED-3) として提案。 2. 図は実寸とは異なる 3. 全ての寸法はミリメートル 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 モールドのバリは (もしあれば)各サイドで 0.15mm を超えないこと 5. 露出パッドは半田メッキとする 6. 灰色の部分はパッケージのトップとボトムのピン 1 の位置の参考に過ぎない 4353f 14 LTC4353 パッケージ 最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。 MS Package MS パッケージ 16-Lead Plastic MSOP 16ピン・プラスチックMSOP (Reference LTC LTC DWG # 05-08-1669 Rev Ø) (Reference Ø) 0.889 ± 0.127 (.035 ± .005) 5.23 (.206) MIN 3.20 – 3.45 (.126 – .136) 4.039 ± 0.102 (.159 ± .004) (NOTE 3) 0.50 (.0197) BSC 0.305 ± 0.038 (.0120 ± .0015) TYP 16151413121110 9 推奨半田パッド・レイアウト 0.254 (.010) DETAIL “A” 0° – 6° TYP 0.280 ± 0.076 (.011 ± .003) REF 3.00 ± 0.102 (.118 ± .004) (NOTE 4) 4.90 ± 0.152 (.193 ± .006) ゲージ・プレーン 0.53 ± 0.152 (.021 ± .006) DETAIL “A” 0.18 (.007) シーティング・ プレーン 1.10 (.043) MAX 0.17 – 0.27 (.007 – .011) TYP 1234567 8 0.50 (.0197) BSC NOTE: 1. 寸法はミリメートル( / インチ) 2. 図は実寸とは異なる 3. 寸法にはモールドのバリ、突出部、 またはゲートのバリを含まない モールドのバリ、突出部、 またはゲートのバリは、各サイドで 0.152mm(0.006") を超えないこと 4. 寸法にはリード間のバリまたは突出部を含まない リード間のバリまたは突出部は各サイドで 0.152mm (0.006") を超えないこと 5. リードの平坦度(成形後のリードの底面) は最大 0.102mm (0.004") であること 0.86 (.034) REF 0.1016 ± 0.0508 (.004 ± .002) MSOP (MS16) 1107 REV Ø 4353f リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は 一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 15 LTC4353 標準的応用例 1.2V 理想ダイオードOR 接続 Si4126DY VINA 1.2V 56nF CPO1 EN1 VIN1 GATE1 5V 0.1µF LTC4353 VCC OUT1 ONST1 TO LOAD ONST2 GND EN2 CPO2 VIN2 GATE2 OUT2 56nF VINB 1.2V Si4126DY 4353 TA06 関連製品 製品番号 説明 注釈 LTC1473/LTC1473L デュアルPowerPath ™スイッチ・ドライバ LTC1479 デュアル・バッテリ・システム用PowerPathコントローラ 3 個のNチャネル・ドライバ、6V ∼ 28V、SSOP-36 パッケージ LTC4352 モニタ機能付き低電圧理想ダイオード・コントローラ Nチャネル、0V ∼ 18V、UV、OV、MSOP-12および DFN-12 パッケージ LTC4354 負電圧ダイオードORコントローラおよびモニタ デュアルNチャネル、-4.5V ∼ -80V、SO-8および DFN-8 パッケージ LTC4355 電源およびフューズ・モニタ付き正の 高電圧理想ダイオードOR デュアルNチャネル、9V ∼ 80V、SO-16および DFN-14 パッケージ LTC4357 正の高電圧理想ダイオード・コントローラ Nチャネル、9V ∼ 80V、MSOP-8および DFN-6 パッケージ LTC4358 5A 理想ダイオード 内部 Nチャネル、9V ∼ 26.5V、TSSOP-16および DFN-14 パッケージ LTC4370 2 電源ダイオードOR 電流シェアリング・コントローラ デュアルNチャネル、0V ∼ 18V、MSOP-16および DFN-16 パッケージ LTC4411 2.6A 低損失理想ダイオード、ThinSOT ™パッケージ 内部 Pチャネル、2.6V ∼ 5.5V、40μA IQ、SOT-23 パッケージ LTC4412/LTC4412HV 低損失 PowerPathコントローラ、ThinSOT パッケージ Nチャネル、4.75V ∼ 30V/3.3V ∼ 10V、SSOP-16 パッケージ Pチャネル、2.5V ∼ 28V/36V、11μA IQ、SOT-23 パッケージ LTC4413/LTC4413-1 デュアル2.6A、2.5V ∼ 5.5V 理想ダイオード、 DFN-10 パッケージ デュアル内部 Pチャネル、2.5V ∼ 5.5V、DFN-10 パッケージ LTC4414 大型 PチャネルMOSFET 用36V 低損失 PowerPath コントローラ Pチャネル、3V ∼ 36V、30μA IQ、MSOP-8 パッケージ LTC4415 電流制限を調整可能なデュアル4A 理想ダイオード デュアルPチャネル50mΩ 理想ダイオード、1.7V ∼ 5.5V、 15mV 順方向電圧降下、MSOP-16および DFN-16 パッケージ LTC4416/LTC4416-1 大型 PチャネルMOSFET 用36V 低損失デュアル PowerPathコントローラ デュアルPチャネル、3.6V ∼ 36V、70μA IQ、 MSOP-10 パッケージ 4353f 16 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp LT 0512 • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2012
© Copyright 2024 ExpyDoc