デ−タシ−ト ADS-263Q

14ビット、2.5MHz
PCIバス互換
低歪率、自己校正
超高速アナログＩ／Ｏボ−ド
390mW、 A/Dコンバータ


デ−タシ−ト
ADS-２６３Q
特長・・・・・・・・・・・・・・・・・・・・・
・5V 単一電源動作
・自己校正機能つき
・節電モード機能つき
・TTL/CMOS入出力ロジック対応
・DNL;0.3LSB typ.
・SNR(fin=500kHz);80dB typ.
・有効ビット数；12.8 ビット typ.
・消費電力；390mW typ.
■ 概要
■ 外形寸法図(図１)
デイテルのADS-263Qは校正機能付の14ビット、2.5MHｚ変換速度の
単位：ミリ
12.0±0.2typ
A/Dコンバータです．5V単一電源で動作し、消費電力は390mW (typ.)
27
39
です．容易にかつ経済的に従来の12ビット A/Dコンバータ使用のシス
テムをグレードアップできます．また多くのハイブリッドA/Dコンバータの
40
26
0.30±0.05typ
替りをさせることができ、結果としてスペース、電力、コストの節約ができ
ます．
1.40±0.05
0.65typ.
ADS-263Qはクロック周波数の1/2までの周波数の入力信号を処理す
ることができます．校正機能つきですから、より恒常的に再現性のある
0゜∼7゜
結果を、全使用温度範囲において得ることができます．
14
52
0.60±0.15
0.1±0.05
節電モード機能により、電力消費量を2ｍW以下に押さえることもできま
す．本品は52ピンTQFPパッケージに収められており、使用温度範囲は
ピン1表示
1
工業用の温度範囲である-40℃から85℃までです．
13
10.0±0.1
0.125typ.
0.10
◆ アプリケーション
・計装機器
・データ通信機器
・ソナー/レーダ・データアクイジションシステム
■ ピン接続表(表1)
・血液分析器
■ ブロック図(図２)
VIN+
VIN-
S
/
H
Stage
1
Stage
2
Stage
3
Stage
n
Stage
18
Stage
19
Stage
20
VREF+ OUT
VREF- OUT
RAW
20
タイミング
調整
20ステージパイプラインコンバータ
クロック
シーケンサ
ALU
補正
RAM
リセット
校正
VREF+ IN
4k
ゲイン
係数
VREF- IN
14
出力
バッファ
14
ビット
1∼14
VCM
VREF- OUT
4k
X1
VREF(MID)
VREF+ OUT
4k
+AVs
RD
PD
4k
EOC
30k
20k
Vcm
内部回路へ
-１-
ピン
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
名称
VIN+
NC
NC
VINAGND
+AVs
+AVs
AGND
NC
CLOCK
CAL
DGND1
DGND1
DGND1
NC
NC
EOC
RD
DGND1
+DVs1
NC
NC
Bit 14
Bit 13
Bit 12
Bit 11
機能
+アナログ入力
非接続
非接続
-アナログ入力
アナログGND
アナログ電源
アナログ電源
アナログGND
非接続
クロック入力
校正入力
デジタルGND1
デジタルGND1
デジタルGND1
非接続
非接続
EOC
READ
デジタルGND1
デジタル電源1
非接続
非接続
ビット14(LSB)
ビット13
ビット12
ビット11
ピン
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
名称
VREF(MID)
VCM
VREF+ OUT
VREF- OUT
VREF+ IN
VREF- IN
AGND
+AVs
PD
DGND1
DGND1
DGND1
RESET
NC
Bit 1
Bit 2
Bit 3
Bit 4
+DVs2
DGND2
Bit 5
Bit 6
Bit 7
Bit 8
Bit 9
Bit 10
機能
基準電圧中間点
コモンモード入力
+基準電圧出力
-基準電圧出力
+基準電圧入力
-基準電圧入力
アナログGND
アナログ電源
パワーダウン
デジタルGND1
デジタルGND1
デジタルGND1
リセット
NC
ビット 1(MSB)
ビット 2
ビット 3
ビット 4
デジタル電源2
デジタルGND2
ビット 5
ビット 6
ビット 7
ビット 8
ビット 9
ビット10
絶対定格、動作定格、主要スペック
■ 絶対定格 *1 ■ 主要スペック（続き）
最小
電源電圧 +AVs, +DVs1, +DVs2
端子電圧（各入出力端子）
入力電流（各端子） *2
パッケージ総入力電流 *2
許容損失(T A=85℃) *3
ESD 耐圧、人体モデル *4
半田付け温度、赤外線10秒間
保存温度範囲
最大
単位
6.5
-0.3 +Vs+0.3
±25
±50
982
1500
300
-65
150
最小
最小
最大
-40
4.75
2.7
1.0
AGND
-0.05
ロジック'１'入力電圧 @+Vs=5.25V
ロジック'０'入力電圧 @+Vs=4.75V
(入力電流、入力容量はCLOCK
デジタル入力仕様値に同じ)
デジタルデータ出力
ロジック'１'出力電圧
+DVs2=4.75V, I O=-360μA
+DVs2=2.7V, I O=-360mA
ロジック'０'出力電圧
+DVs2=5.25V, I O=1.6mA
+DVs2=3.3V, I O=1.6mA
トライステート出力電流
VO=3Vまたは5V
VO=0V
出力短絡ソース電流 *D
出力短絡シンク電流 *E
供給電源
単位
85
℃
5.25
V
+DVs1
V
3.0
V
1.0
V
+DVs1+0.05 V
100
mV
100
mV
最小変換クロック周波数(f CLOCK)
最大変換クロック周波数(f CLOCK)
クロックデユーティサイクル
変換遅れ
tEOCL*F
tDATA-VALID*G
tON*H
tOFF*I
校正時間
AGND=DGND1=DGND2=0V、 +AVs=+DVs1=5.0V、+DVs2=3.0Vまたは
5.0V、PD=5V、 V REF+ IN=2.0V、 V REF- IN=AGND、 f CLK= 2.5MHz、Rs=25
Ω、 C L=50pF/pin、自己校正後．全使用温度範囲での規定．
ただし、標準値は25℃での値．注 *5、6、7参照．
標準
最大
単位
性能
分解能、ミスコード無し
積分非直線性(INL)
微分非直線性(DNL)
フルスケール誤差
ゼロオフセット誤差
14
±0.75
±0.3
±0.4
±0.1
±2.5
±1.0
±2.8
±0.6
2.0
2.2
ビット
LSB
LSB
%FS
%FS
フルパワーバンド幅
S/N比（SNR) *9, *B
S/N比＋歪み（SINAD) *B
有効ビット数(ENOB) *B
全高調波歪み（THD) *B
1.8
1.8
77
76
12.3
-80
スプリアスフリーダイナミックレンジ(SFDR)*B
インターモジュレーション歪み(IMD) *C
CLOCK, RD, PDデジタル入力ロジック'１'入力電圧 @+Vs=5.25V
ロジック'０'入力電圧 @+Vs=4.75V
ロジック'１'入力電流 @V IN=5.0V
ロジック'０'入力電流 @V IN=0V
入力容量
12
28
2.0
3.5
2.2
8
80
79
12.8
-88
90
-97
0.8
5
-5
5
V
pF
pF
V
kΩ
MHz
dB
dB
ビット
dB
dB
dB
2.0
単位
1.0
V
V
4.5
2.5
V
V
0.4
0.4
100
-100
-10
12
70
7
1
390
<2
54
300
2.5
45
90
38
nA
nA
mA
mA
85
8
2
475
3
55
13
1/(4f CLK)
1/(8f CLK)
23
25
110
V
V
130
95
33
33
mA
mA
mA
mW
mW
dB
kHz
MHz
%
CLK
ns
ns
ns
ns
ms
注：
*1: 絶対定格値での使用は製品を破損する恐れがあります．動作定格値では動作はし
ますが一部の仕様を満足しない場合があります．保証値が適用されるのは｢主要ス
ペック｣に記載される値だけです．
*2: いずれの端子でも、入力電圧が電源電圧を超える場合（たとえば VIN <AGND また
はVIN >+AVs)、その端子での電流は25mA以下でなければなりません．パッケージ総
入力電流は50mAですから、25mAを流せる端子の数は２までです．
*3: 本品の許容損失は25℃で1,785mW、85℃で982mWと計算できますがこのような条
件での使用は絶対に避けてください．通常動作での典型値は410mWです．
*4: 1.5kΩを通して100pFコンデンサを放電．
*5: +AVs+5Vまで、またはGND-5Vまでの入力電圧は、*2に示す限度を守る限り本品に
損傷を与えません．ただし+AVsを超えること、またはAGNDを下回ること100mV以上
の入力では、変換が正確でない場合があります．
*6: 精度を確かなものにするため、+AVsと+DVsを接続して同一の電源につなぎます．
電源へのバイパスコンデンサは別々にします．
*7: VREF =(VREF + IN - VREF - IN )を2Vとし、14ビットでのLSB=122μVとしてテストしました．
*8: タイミングスペックはTTLレベル、立下りエッジはVIL =0.4V、立ち上りエッジは
VIH=2.4Vでテストしました．トライステート出力電圧は1.4Vに保持．
*9: 最適のSNRはリファレンス入力1.8V∼2.2Vで得られます．
リファレンスおよびアナログ入力
入力電圧範囲(V IN+ - VIN-)*A
入力容量 @V IN=1.0V+0.7Vrms
CLK LO
CLK HI
VREF範囲［(V REF+ IN)-(VREF- IN)］*9
リファレンス入力抵抗
ダイナミック特性
最大
3.5
アナログ電源電流 PD=+DVs2
デジタル電源電流 PD=+DVs2
出力バス供給電流 PD=+DVs2
総消費電力 PD=DVs2
PD=DGND
PSRR @250mVpp, 100kHz on +AVs
AC特性*8
■ 主要スペック
最小
標準
CAL, RESETデジタル入力
V
V
mA
mA
mW
V
℃
℃
■ 動作定格 *1
動作温度範囲
+AVs, +DVs1
+DVs2
VREF+ IN
VREF- IN
デジタル入力
｜(+AVs)-(+DVs1)｜
｜AGND-DGND｜
テスト条件およびタイミング時間追記：
*A: VREF =VREF + IN-VREF - IN *B: fIN=500kHz, VIN=1.9Vpp
*C: fIN1=95kHz, fIN2 =105kHz *D: Vo=0V, +DVs2=3V *E: Vo=+DVs2=3V
*F: CLKの立下りエッジからEOCの立下りエッジまでの時間
*G: CLKの立下りエッジからデータ有効までの時間
*H: データ出力ビット上でRD LOからデータ有効までの時間
*I: RD HIから出力ビットトライステートになるまでの時間
V
V
μA
μA
pF
-2-
タイミング図、テクニカルノート
■ タイミング図(図3)
◆入出力タイミング（図3A）
◆リセットと校正のタイミング（図3B）
N
N-1
VIN
N+3
N-2
N+1
tRESET
N+2
2/fCLK min
リセット
1/(f CLK)
tSD
tRESET-CAL 2/fCLK min
CLK
tCAL 2/fCLK min
校正
(CAL)
tEOCL 1/(4fCLK)
EOC
tCAL 272,800クロック
tEOC; 1/(2fCLK)
RD
EOC
データ
出力
tDATA-VALID 1/(8f CLK)
tOFF
tON
N-15
N-13
N-12
N-14
N-11
注：f CLK=300kHz min
N-10
tVALID
■ テクニカルノート
動作の概要
リファレンス電圧に関連するすべてのグランドは、アナロググランドプレーン
ADS-263Qは５Ｖ単一電源で動作し、パイプライン構造で誤差補正回路と自
の一点で接続し、グランド配線でのノイズ電流を最小にすることが極めて重
己校正機能を併用して、常に最高の性能を確実なものにしています．入力
要です．
リファレンス電圧“V
REF
”に等しいピーク電圧のアナログ信号入力は、コモン
モード電圧“V CM ”を中心とするように制御された上で14ビット（１３ビット＋符
号）精度でデジタル化されます．オフセットに関係無く正の信号（V
>0)は正のデジタルデータを、負の信号（V
IN+
-
V IN-
IN+-V IN- <0)は負のデジタルデー
1.3 信号入力
信号はV IN+とVIN-から入力されます．信号入力V INは；
VIN=(VIN+) - (V IN-) となります．
図4，5を参照して下さい．
タを出力します．クロックレートは300KHzから2.5MHzの間ならどのような値
3V
4V
でもかまいません．負のフルスケール値を超える入力に対しては、負のフル
VIN+、VIN-
スケール値である10 0000 0000 0000を、正のFSを超える入力には正のFS
値である 01 1111 1111 1111 を出力します．アナログ入力はクロックの立下
りエッジでサンプルされ、出力はそれから 13 クロックサイクルと t
DATA-VALID
VIN+ 2V
3V
1V
2V
3V
1V
時間遅れて有効となります．デジタル出力はリセット中または校正モード中
は確定されず、 RD 端子はこの間出力を禁止します． RD 端子はLOで出力
0V
1V
(VREF- IN)=0V
消費電力は 2mW 以下になります．
1.0 動作条件
4.75V≦+DVs1≦5.25V
3.0V≦+DVs2≦+DVs1
+
V REF
1V
推奨入力信号範囲（図5)
す．V IN+ またはV IN- のピーク電圧はリファレンス電圧以下で、かつV
IN=2.0V
位相が異なっていなければなりません．これは簡単なチエック法で、すなわ
ちADC入力端子での平均電圧はV
1.1 アナログ入力
CM に等しいことが分れば確認できます．
IN+ とV IN- があります．また二
アナログ入力は100Ω以下のソースインピーダンスで駆動してください．
INとV REF- INがあります．これらは差動の入
出力のサインビットはV IN+ がV IN- より大きいときはロジックLOとなり、V
バランスされたアナログ入力を形成するためにV
力リファレンスを形成するためのものです．
VIN-より小さいときロジックHIとなります．
1.2 リファレンス入力
シングルエンドの用例ではアナログ入力の一方の入力はV
V REF+
CM中心
であることが望まれます．V CMを中心にした二つの入力信号は互いに180度
REF- IN=AGND
0.3MHz≦f CLK≦2.5MHz
つのリファレンス入力ピンV REF+
3V 4V
VREF+ IN
ADS-263QはV CM を中心としてバランスのとれた入力で最良の働きをしま
V CM=2.0V(強制的)
V
2V
入力とリファレンスの関係（図4)
お勧めできる条件は以下のとおりです．
4.75V≦+AVs≦5.25V
VIN- 2V
0V
をエネイブルにします．パワーダウンピン( PD )をLOにすると、コンバータの
IN は常にV REF- IN より高電位でなければなりません．
電圧V REFはこの両者の差です．V REF+
実効リファレンス
IN の動作範囲は1.8V∼3.0Vです．ま
IN+ が
CM に接続しま
す．しかしながらこの場合は差動での用法に比べて、SNRとSINADは約
12dB悪くなります．
たV REF- IN の動作範囲はグランド∼1.0Vです．最良の性能を期待するため
VIN=(V IN+)-(VIN- )=0 の入力信号は中間点と認識され 00 0000 0000 0000 と
には、この両者間の差は1.8V∼2.2V に留めるべきです．この差が1.8V以下
オフセット誤差を加えた値を出力します．
ですと S/N比が劣化します．また 2.2Vよりも大きすぎると、入力信号のスイ
VIN+ およびV IN- 入力端子はアナログスイッチとこれにつづくスイッチドキャパ
ングも大きくなり、THD を大きくしてしまいます．
シタアンプからなっています．アナログ入力端子から見る容量はクロックレベ
V REF(MID)はリファレンスの中間点で、V CM から配線されています．この端子
ルによって異なります．クロックLOのときは 12pF、HIのときは 28pFです．本
はバイパスのためにだけ設置されています．0.1μFのコンデンサでグランド
品は 100Ω以下の低いソースインピーダンスで駆動して下さい．図6,7に簡
にバイパスします．この端子に負荷を取り付けないでください．
単な応用例を示します．V REF+ IN 電圧は良くバイパスされた抵抗デバイダか
-3-
テクニカルノート
■ テクニカルノート（続き）
圧は次のように規定されています．
ら供給されると、より良いノイズ性能を発揮することに留意して下さい．結果
として生ずるオフセットやオフセットドリフトは極小です．
VREF+
1.4 V CMアナログ入力
VREF- OUT = VCM - 1/2V REF
ADS-263QのV CM は図2 に示すように、オンチップの抵抗により内部で+AVs
さないように、V CM ピンはバイパスされている必要があります．V
CM電圧の変
= (VREF+
VREF(MID) =
IN)
- (VREF- IN)
［(V REF+ OUT)
+ (VREF- OUT)］ /2
信号のクリッピングや歪みを防ぐため、V
またV REF-
CMは安定した低インピー
ダンスソースで駆動されると性能は改善されます．しかし駆動せず単にV
= VCM + 1/2V REF
ここで V REF
の 40% にバイアスされています．この電圧が電源からのノイズで変動をきた
動は入力信号にノイズを持ちこむことになります．V
OUT
OUT
REF+ OUTは
3.3Vを超えないように、
は 750mVを下回らないようにして下さい． V
CM は
1.8Vから
2.2Vの範囲を守ってください．
CM
のバイパスで済ませれば回路の簡素化になります．他方もし何らかの理由
3.2 EOC (End Of Conversion)
で+AVs電圧が変化すると、V
EOC出力がLOになると、出力データラインに有効なデータが存在すること
CM もバイパスコンデンサと内部デバイダ抵抗と
で構築されたRCフィルタに関連する周波数と振幅で変化してしまいます．と
を知らせます．リセット期間以外は、この出力がLOの間は有効データが存
はいえバイパス法は多くの用例で十分有効です．
在します．
VCM を一定電圧で固定できれば今述べたような問題は回避されます．図6と
3.3 データ出力
図８に示すように、2Vリファレンス電圧をバッファしてV
に固定します．もしリファレンス電圧が望みのV
CM を駆動し一定電圧
データ出力はTTL/CMOSコンパチブルです．出力データフォーマットは２
CM と違う場合は、他の安定し
の補数(2's Complement)です．t EOCLや t DATE-VALIDがタイミングに関する情
た電源から供給を受けるようにします．
報を提供しています．有効データを捉える簡単な方法は、データをクロック
2.0 デジタル入力
の立ち上がりエッジでラッチすることです．出力スイッチングによるノイズを最
デジタル入力とは CLOCK、 RESET、 CAL(校正)、 RD、 PD です．
小にするには、デジタル出力の負荷電流をなるべく少なくします．このため
2.1 CLOCK(クロック)
にはADC出力と後段の回路間にバッファを取り付けます．さらにADCの端
クロック入力は低い位相ジッタのクロック信号で、300kHzから2.5MHzの範囲
子に近接して 47Ωまたは 56Ωの抵抗をデジタル出力にシリーズに接続す
で駆動します．クロック信号を運ぶ配線はできるだけ短くし、他の信号ライン
ると他の回路からの電流を絶縁し、出力電流を制限できます．(図6参照)
とはたとえ90度であっても交叉しないように配慮して下さい．100Ωのダンプ
4.0 電源に関する考察
抵抗を入力端子にシリーズに挿入して信号のアンダーシュートを防ぎます．
各電源端子は 10μFのコンデンサと 0.1μFのセラミックチップコンデンサで
2.2 RESET(リセット)
バイパスして下さい．チップコンデンサは電源ラインから 5mm以内に取り付
リセット入力はレベルセンスです．電源投入後および校正前には２クロックサ
けます．インダクタンスが低いのでリードレスチップコンデンサが望まれま
イクル間以上HIパルスを入力して下さい．(図3B参照)
す．アナログおよびデジタル電源に単一の 5V電源を用いる際には、それぞ
2.3 CAL(校正)
れの配線を良く絶縁して、デジタルノイズがアナログ電源端子に入りこまな
校正入力はレベルセンスですから、校正開始時には２クロックサイクル間以
いよう注意します．フェライトビーズの利用をお勧めします．（図6、8参照)
上HIパルスを入力して下さい．（図3B参照）校正前に本品をリセットして下
他の高速コンバータ同様に、本品も電源ノイズに敏感です．アナログ電源の
さい．前回の校正時よりも 50℃以上の温度変化があったときや、パワーダウ
ノイズは 100mVpp以下に押さえてください．電源投入の際であっても、供給
ンから復帰した際には、再校正して下さい．校正の間は変換に使用される
電源のスパイク電圧がどの端子にでも掛かってはいけません．
のと同じクロック周波数を用いて、余分なオフセット誤差を避けてください．
+DVs2は出力駆動用の電源です．この端子は 3.0Vから+DVs(通常 5V)の
校正には 272,800クロックサイクルを要します．リセットや校正期間中ならび
範囲で動作します．したがって 3V駆動の製品やシステムとのインター
にこれらの後 13クロックサイクル間は無意味なデータが出力されます．校正
フェースを容易にしています．+DVs2を 3Vで電源供給すると消費電力を押
は電源投入後またはパワーダウンモード復帰後、リファレンス出力がセトル
さえることもできますし、出力スイッチングでのノイズ発生も押さえることがで
するまで（リファレンス出力に1μF使用時では100mS）開始しないで下さい．
きます．
2.4 RD (Read）
注意：+DVs2を +DVs1や+AVsを超える電圧で動作させないで下さい．
RD ピンがLOのとき出力バッファはアクティブな状態にあります． RD ピンが
5.0 レイアウトとグランドの処理
HIのとき出力バッファは高インピーダンス状態です．
アナログとデジタルのグランドプレーンは別々にし、ADS-263Qの直下で接
2.5 PD (Power Downまたは節電モード）
続して下さい．アナログとデジタルのグランドは同じ層に存在してもかまいま
PD ピンが LOの時は本品は節電モードにあり、変換が実行されない状態で
せんが、両者は互いに距離を置いて設置され、決して重なり合わないように
の消費電力を2mW以下に保持します．節電時の消費電力はクロック周波数
します．できれば両者間の距離は、最低 3mm以上とります．DGND2は出力
やクロック信号の有無に無関係です．パイプラインの中のデータはこのモー
ドライブ用のグランド電流を流しています．このため高いトランジェントを持
ド期間中破壊されています．節電モードより復帰後はリセットおよび校正を
ち、これが変換プロセスにノイズを与えてしまう恐れがあります．これを防ぐた
行ってください．
め、DGND2ピンは本品の他のグランドピンに近い場所では接続しないで下
3.0 出力
さい．
本品には４つのアナログ出力、V
REF+ OUT、
V REF-
OUT、
V REF(MID) および
デジタル回路はかなりの量の電源およびグランド電流トランジェントを発生さ
VCM があります．デジタル出力は EOC (End Of Conversion) と 14のデータ
せます．ここで発生したロジックノイズはシステムのノイズ性能に相当な影響
出力端子があります．
を与えます．A/Dコンバータと併用するのに適したロジック素子は非飽和トラ
3.1 リファレンス出力電圧(基準電圧出力)
ンジスタデザインまたは低ノイズ仕様のもの、例えば 74LS、74HC(T)、
リファレンス出力電圧はコンデンサによるバイパスの目的の為にあります．こ
74AC(T)Qなどです．最大の電源電流トランジェントを引起す74Fや
れらの端子には10μA dc以上の負荷を掛けないで下さい．これらの電
74AC(T)ファミリーは最悪です．
-4-
テクニカルノート、回路例
■ テクニカルノート（続き）
デジタルスイッチングトランジェントは主に高周波成分で構成されています
えてはいけません．（グランドより 100mV以上下回る、または電源電圧より
から、グランドプレーンの銅の総重量はロジックが発生するノイズにほとんど
100mV以上上回ることは不可）．たとえ過渡的であってもこの限度を超える
影響を与えません．これはスキン効果と呼ばれます．グランドプレーンの総
と誤動作の原因となります．74Fや 74ACなどの部品は、1V以上のアンダー
量よりも総表面積の方が重要になります．グランドノイズをコントロールする
シュートを示すことがあります．50から100Ωのシリーズ抵抗を用いてデジタ
のに有効な方法は、アナログとデジタルの両グランドプレーンを、ADCの真
ル回路からもたらされるこの問題を除去します．電源投入時には特に、供給
下で、グランドプレーンに比べて極度に細い（通常 4∼5mm）銅トレースで
電源電圧範囲を超える入力電圧を与えないように注意して下さい．
結ぶことです．この細いトレースはデジタルスイッチング電流の高周波成分
本品の入力を、本品の供給電源電圧範囲を超える電源で駆動される他の
に対してかなり高いインピーダンスを与え、アナログ端子から遠ざける効果
デバイスで駆動しないで下さい．この場合変換は不正確になり、ときには本
を及ぼします．
品の破損につながる恐れがあります．
一般的にアナログとデジタルの配線は互いに 90度で交叉させて、デジタル
7.2 高容量のデジタルバスを駆動しようとする
ノイズをアナログパスが拾わないようにしています．しかしながら高速・高解
変換毎に出力ドライバがより大きい容量に充電しなければならないほど、よ
像力システムでの精度を最高にするためには、アナログとデジタルの各ライ
り瞬間的なデジタル電流が+DVs2とDGND2を通して流れます．この大きな
ンを互いに交叉させてはなりません．どのクロックラインも、他のデジタルライ
チャージ電流スパイクはアナログ回路に回りこんで、本品のダイナミック性
ンを含むすべての他のラインから隔離しておくことが重要です．他のライン
能を劣化させます．適切なバイパス処理と、アナログとデジタルのグランドプ
はクロックラインに位相ノイズ（ジッター）をもたらす恐れがあり、結果として
レーン隔離によってこの問題は改善できます．デジタル出力は 74ACQ541
SNRの悪化につながります．
などでバッファします．本品に近接して各デジタル出力にシリーズ抵抗を取
高周波、高解像力での最良の性能は直線的な信号経路で得られます．
り付ければ、出力電流は制限され、コンバータに逆流するエネルギーを減
インダクタのレイアウトには特に注意して下さい．相互インダクタンスは回路
少させますから改善が図れます．ここで用いられる抵抗の値は 47Ωが妥当
の性格を変えてしまいます．たとえ他の部品に比べて小さいものであって
です．
も、インダクタは並べて使用しないで下さい．
7.3 アナログ入力の駆動に不適切なアンプを使う
アナログ入力はノイズの多い信号経路から遠ざけてください．フィルタコン
1.2 でも記述しましたように、入力で見る容量はクロックの位相によって
デンサなどの外付け部品をコンバータの入力とグランド間に設置する際は、
12pFと 28pFとに替わります．もしアンプが非常に低いレベルであっても、
アナロググランドプレーンのクリーンな点に接続します．図9にレイアウト例を
オーバーシュートやリンギングなどの不安定性を示すようですと、性能は劣
示します．
化します．本品のアナログ入力を駆動するのに適したアンプには AM-
6.0 ダイナミック性能
4440Sなどがあります．小さいシリーズ抵抗を各アンプの出力に、また図7に
最良のダイナミック性能を得るためには、クロック入力を駆動するクロック源
示すように帰還コンデンサを使用すれば性能は改善されます．
がジッターの無いものでなければなりません．最良のAC性能を期待するた
7.4 NC(非接続)ピンに何かを接続する
めには、バッファを用いてADCクロックをデジタル回路群から隔離します．
これらのピンのいくつかは製造時のテストに使われます．これらはいずれも
7.0 陥りやすい用例ミス
非接続でオープンのまま使用します．これらをグランドや電源または他の電
7.1 電源電圧範囲を超える入力（アナログ、デジタル）を与える
位に接続すると本品は故障する恐れがあります．
適切な動作のためにはすべての入力は、電源電圧範囲を 100mV以上超
VCM
5k
フェライトビーズ
5V
5k
10uF
10uF
10uF
12V∼15V
390
信号入力
2.2k MF
2.2k
0.1uF
2.2k
MF
10
0.1uF
*
+
48
*
*
0.1uF
+
1uF
-
47
50
*
0.1uF
+
0.1uF 49
0.1uF
VREF+IN
VREF-IN
VREF+OUT
+
VREF(MID)
VREF-OUT
1uF
51
ADS-263Q
VCM
0.1uF
信号入力
1
差動ドライバ
図7参照
4
10
100
VIN+
VIN-
Bit1
Bit2
Bit3
Bit4
Bit5
Bit6
Bit7
Bit8
Bit9
Bit10
Bit11
Bit12
Bit13
Bit14
RESET
CAL
節電(PD)
AGND
DGND1
DGND2
RD
38 14X47Ω
37
36
35
32
31
30
29
28
27
26
25
24
23
5k
-
VIN+へ
5k
5k
22pF
200pF
5k
5k
+
* 2.2k
74HC574
+
5k
5k
CLK
14ビット
データ出力
33
VIN-へ
-
-
5k
5k
5k
22pF
22pF
* これらの点は、いずれもアナロググランド上の一点で接続しま
す．すべての 5kΩの抵抗は 0.1%精度のものを使います．他
の抵抗の精度は重要ではありません．
74HC574
17
18
* 5k
33
-
22pF
CLK
EOC
+
51
*
0.1uF
34
+DVs2
40
RESET
11
CAL
PD 44
0.1uF
1uF
52
100
6 7 45
20
+AVs
+DVs1
+
2.2k
差動ドライバ回路例（図7)
1/6
74HCO4
CLK
クロック入力
EOC
RD入力
典型的な回路例（図6)
-5-
回路例、レイアウト例、諸特性カーブ
フェライトビーズ
5V
10uF
10uF
10uF
12V∼15V
390
2.2k MF
2.2k
アナロググランドプレーン
0.1uF
2.2k
MF
10
*
*
*
0.1uF
+
+
1uF
-
*
0.1uF
48
VREF+
47
VREF- IN
50
VREF+ OUT
1uF
+
52
0.1uF 49
+
0.1uF
100
0.1uF
34
+DVs2
RESET 40
CAL 11
PD 44
0.1uF
IN
VREF(MID)
VREF- OUT
ADS-263Q
1uF
51
VCM
0.1uF
100
0.1uF
33
1
4
220pF
信号入力
6 7 45
20
+AVs
+DVs1
0.1uF
33
VIN+
VIN-
10
Bit1
Bit2
Bit3
Bit4
Bit5
Bit6
Bit7
Bit8
Bit9
Bit10
Bit11
Bit12
Bit13
Bit14
CLK
100
EOC
1/6
74HC34
AGND
RD
DGND2
DGND1
RESET
CAL
節電(PD)
リファレンス回路部品のグランド
接続は一点で．
38
37
36
35
32
31
30
29
28
27
26
25
24
23
R
C
すべてのデジタル部品はデジタルグラ
ンドプレーン上に設置．
電源のグランド接続はデジタルグラン
ドプレーン上のみで行う．
C
駆動用アンプはコンバータに近付
けて設置する．
52 51 50 49 48 47 46 45 44 43 42 41 40
39
1
38
2
37
3
36
4
35
5
34
6
33
7
32
8
31
9
30
10
29
11
28
12
27
13
14 15 16 17 18 19 20 21 22 23 24 25 26
R
C
R
アナログとデジタルの両
グランド間の接続は狭く
一点で．
ADS-263Q
クロックラインは短く、かつ他の
ラインとは交わらない．
17
18
デジタルグランドプレーン
クロック入力
RD入力
トランスからの入力回路例（図8)
PC板レイアウト例(図9)
■ 諸特性カーブ(図10)
+AVs=4.75V
0.4
0.3
80
0.2
78
80
-20
3.0
76
-20
0
20
40
温度 ℃
60
12.6
12.5
12.4
12.3
80
S/N比歪み含む (dB)
12.7
+AVs=4.75V∼5.25V
fCLK=2.5MHz
fIN=500kHz
-40
80
83
84
85
86
87
88
89
90
91
92
93
-40
+AVs=5.25V
+AVs=5.0V
+AVs=4.75V
20
40
温度 ℃
60
55%デューティ
80
有効ビット数 (Bits)
12.8
77
80
-20
0
50%
12.9
12.8
12.7
78
40%
76
-40
12.6
60%
77
fCLK=2.5MHz
fIN=500kHz
-20
0
12.5
45%
20
40
温度 ℃
12.4
12.3
60
80
60
80
INL 対 VREF（図10-4）
6.0
5.5
5.0
4.5
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
fCLK=2.5MHz
fIN=500kHz
25℃,70℃,85℃
-93
2.0
2.5
VREF=(VREF+ IN)-(VREF- IN)
+AVs=5.0V
3.0
IMD 対温度（図10-8）
fCLK=2.5MHz
f1=95kHz
f2=105kHz
-94
fIN=500kHz
-45℃
-20℃
1.5
+AVs=4.75V
-95
-96
-97
+AVs=5.25V
-20
0
13.0
79
20
40
温度 ℃
SFDR 対温度（図10-7）
SINADとENOB 対CLKデューティ（図10-10）
12.9
78
60
THD 対温度（図10-6）
13.0
79
20
40
温度 ℃
-92
-91
-90
-89
-88
-87
-86 fCLK=2.5MHz
-85 fIN=500kHz
-84
-83
-82
-40 -20
0
SINADとENOB 対温度（図10-9）
80
0
IMD (dB)
60
(dB)
20
40
温度 ℃
有効ビット数 (Bits)
0
SFDR (dB)
-20
0
-40
THD (dB)
DNL (LSB)
81
79
+AVs=5.25V
DNL 対 VREF（図10-5）
S/N比歪み含む (dB)
+AVs=4.75V∼5.25V
fCLK=2.5MHz
fIN=500kHz
INL (LSB)
+AVs=4.75V∼5.25V
fCLK=2.5MHz
fIN=500kHz
0.5
+AVs=5.0V
82
SNR (dB)
fCLK=2.5MHz
fIN=500kHz
1.0
0.9 fCLK=2.5MHz
fIN=500kHz
0.8
-45℃∼85℃
0.7
0.6
0.5
0.4
0.3
0.2
0.1
1.5
2.0
2.5
VREF=(VREF+ IN)-(VREF- IN)
-40
SNR 対温度（図10-3）
DNL 対温度（図10-2）
DNL (LSB)
INL (LSB)
INL 対温度（図10-1）
1.8
1.6
1.4
1.2
1.0
0.8
0.6
0.4
0.2
0
-40
20
40
温度 ℃
0
-10
-20
-30
-40
-50
-60
-70
-80
-90
-100
-110
-120
-130
0
60
80
-98
-40
-20
0
20
40
温度 ℃
60
80
FFT測定結果（図10-11）
fCLK=2.5MHz
fIN=600kHz
0.2 0.4 0.8 1.0 1.2 1.4 1.6 1.8
周波数 (MHz)
＊掲載された回路例の使用に起因する回路上および第3者の特許上の諸問題に関し、当社ではその責任を負いません．＊品質保証期間：デイテル製品は通常の使用条件で使用され
た場合には、納入日から1年間は製品の材質及び仕上げ
に何らの欠点も生じないことを保証します．本期間中に万一、使用者の重大な過誤に基づく用法又は事故によらない不具合が発生した場合は、同等の良品との無償交換又は無償
修理を行いますが、これ以上の要求には応じ兼ねます．
本社/〒141-0031東京都品川区西五反田2-27-4 明治生命ビル TEL：03(3779)1031 FAX：03(3779)1030
営業所/ 〒530-0041大阪市北区天神橋2-北1-21 八千代ビル東館 TEL：06(6354)2025 FAX：06(6354)2064
PDF00/02/25

Download Report