Problems with High speed logic

EMC IN PRAKTIJK
TIPS & TRICKS
Karel Pauwels
Field Application Engineer
[email protected]
1
Fixing EMC Problems is no voodoo?
• We zullen proberen in deze korte presentatie de basis
regels toe te lichten, regels welke men best volgt om EMC
problemen te vermijden en om design fouten te herkennen
(bij voorkeur tijdens de design fase en niet in het EMC
labo).
•Maar laat ons eerst trachten de bron van EMC storingen te
identificeren als het fout gaat tijdens EMC testen
2
EMC Problems ?
• Als men aan EMC Problemen denkt is vaak het eerste wat in
gedachten komt “Radiated Emission”
•En inderdaad dit is vaak het eerste wat gemeten wordt
tijdens EMC testen en het is vaak ook de eerste struikel
steen voor veel ontwerpen.
•Vandaag proberen we ons te concentreren op die “design
Pitfalls” welke verantwoordelijk zijn voor radiated emissie.
In veel gevallen vermijdt men trouwens andere mogelijke
EMC problemen door de juiste maatregelen te nemen
tegen radiated emissie.
3
Define the Problem source
Breed spectrum “ruis blob”
Meestal veroorzaakt door switching power
supplies
E N 5 5 0 2 2 A R E b e lo w 1 G H z w ith o u t Q P
80
75
70
65
60
EN 5 502 2 A Ele ct r i c Fie ld S t r eng t h 3 m b el ow 1GHz QP
55
Le vel i n dB µV /m
50
EN 5 502 2 B Ele ct r i c Fie ld S t r eng t h 3 m b el ow 1GHz QP
45
40
35
30
25
20
Smalle carriers veroorzaakt door
snelle logica (harmonische van
bvb Crystal klok oscillatoren)
15
10
5
0
30 M
50
60
80
100 M
20 0
30 0
40 0
50 0
80 0
1G
F re q u e n c y in H z
4
Trying to fix the Problem
De meeste ontwerpers gaan proberen om een falende emissie meting alsnog te
redden door snel filters (clamp-on ferrieten) en afscherming aan te brengen aan de
falende unit. De meeste van deze maat regelen zal echter niet of onvoldoende
werken
• Clamp-On Ferriet op de kabels kan effectief de impedantie van de
aangesloten bekabeling verhogen waardoor het minder efficiëntie
stralende antennes worden maar de effecten zijn vaak beperkt tot 3 a
6dB rond de 100MHz
• Afscherming toevoegen aan een bestaand ontwerp: Afscherming toevoegen in
een ontwerp dat niet voorzien is om afgeschermd te worden is meestal een
onmogelijke taak. Een afscherming hoort een kooi van Faraday te zijn. Het
ontbreken van voldoende aardingspunten maar vooral het ontbreken van
filtering op de I/O lijnen in de schakeling maakt dat de afscherming niet kan
werken
• Vergroot je kans op succes: Indien de schakeling echter reeds voorzieningen
had om filters en/of afscherming te monteren, heeft men een veel grotere kans
om het probleem aan te pakken door optimalisatie van de aanwezige
voorzieningen !
5
Trying to fix the Problem
• Indien een “clamp-on” ferriet uw probleem oplost dan ben je min of meer verplicht
om dit type ferriet ook in je product toe te passen. Dit oogt vaak niet mooi en vooral
het veroorzaakt een extra kost.
• Hetzelfde, en vaak beter, resultaat kan
men bekomen door filtering in de schakeling
zelf te voorzien op de plaats waar de
bewuste kabel de PCB verlaat. Dit is een
goedkopere oplossing welke je kan
toepassen op het moment van bvb een
nieuwe layout.
6
D
N
G
D
Cout
B
Q
Vin
Vout
Cin
L
T
Q
Switching Power supply related EMC problems
Een voorbeeld van een basis Buck type schakelende voeding
7
D
N
G
D
B
Q
R_gate
Cpar
C_Snubber
Cout
D
N
G
d
L
R_snubber
LdQB
D
Vin
Cin
Cout
B
Q
Vout
L
Vin
LsQT
Vout
Cin
L
T
Q
T
Q
R_gate
Cpar
Switching Power supply related EMC problems
Het zelfde circuit ziet er echter heel anders uit van zodra we de parasitaire
componenten van de bedrading en schakelende componenten toevoegen.
8
T
R_snubber
D
N
G
D
B
Q
R_gate
Cpar
C_Snubber
Cout
d
L
LdQB
Vin
Cin
Vout
L
LsQT
Q
R_gate
Cpar
Switching Power supply related EMC problems
• De parasitaire L en C’s vormen resonantie kringen met een relatief hoge
Q. Deze kringen worden aangestoten telkens de voeding schakelt. De
parasitaire resonantie kringen zullen opslingeren (ringing) en veroorzaken
hierdoor EMC problemen ergens tussen 50 en 200MHz
• Aangezien de parasitaire C’s van de halfgeleiders spanning afhankelijk zijn
zal de ringing frequentie variëren tijdens het uitslingeren waardoor ook er
een brede ruis band (blob) gemeten wordt in het spectrum.
9
Switching Power supply related EMC problems
?
T
Q
R_snubber
D
N
G
?
L
D
R_gate
C_Snubber
Cout
d
L
LdQB
Vin
Cin
Vout
L
LsQT
B
Q
R_gate
L
Een schakelende voeding die faalt voor EMC kan je trachten te verbeteren door enkele
kleine toevoegingen, voordat men een volledige re-design start.
• Typische maatregelen om ringing te reduceren zijn:
• Plaats een snubber (R/C) netwerk.
• Probeer de schakel snelheid van de Fet(s) te verlagen bvb door gate weerstanden
• Vervang Silicon diodes door Schottky diodes of vervang ze door soft switching
types
10
Switching Power supply related EMC problems
T
LsQT
Vin
Vout
Cin
L
Q
R_gate
Cpar
T
Q
• Je hebt niet altijd een spectrum analyser nodig om problemen op te lossen, een
eenvoudige maar efficiënte RF kan men snel zelf bouwen met een 50Ω coax cable en een
weerstand, soldeer die aan de te meten schakeling met een zo klein mogelijke loop.
L
R_snubber
d
D
B
Q
R_gate
Cpar
C_Snubber
Cout
D
N
G
L
LdQB
Vin
Cin
D
Vout
Cout
B
Q
950Ω
•
D
N
G
To 50Ω Oscilloscope input
Metingen kunnen op deze manier uitgevoerd worden, in het tijd domein, dmv
een snelle oscilloscoop met 50 Ω ingang. Gebruik hiervoor geen standaard
hoogimpedante oscilloscoop probe, je zou enkel pick-up ruis meten.
11
Isolated Power supplies
Unintentional Dipole
DC/DC
• Geisoleerde schakelende voedingen hebben van
nature een hoge impedantie tussen hun ingangs
en uitgangs referentie vlak. En zijn berucht voor
het veroorzaken van EMC problemen
•Deze geïsoleerde vlakken vormen een dipool
antenne welke de schakel frequentie en zijn
harmonische maar ook mogelijke ringing zal
uitstralen.
12
Isolated Power supplies
Sluit de twee referentie vlakken HF kort dmv capaciteiten
Respecteer steeds de veiligheids richtlijnen (LVD directives)
DC/DC
13
Radiated Emissions Problems with isoPower Devices
Een extreem voorbeeld van een geïsoleerde schakelende voeding vind je bvb in de
isoPower componenten van bvb AnalogDevices. De problemen zijn hier extra groot
omdat de schakel frequentie zich hier in de honderden MHz bevindt
INPUT-TO-OUTPUT DIPOLE EMISSIONS
180MHz
TANK
360MHz
RECTIFIER
HARMONICS at
540MHz AND 720MHz
14
Een bord met een near field emissie
zoals hiernaast afgebeeld en zonder
speciale layout maatregelen zal de EMC
limieten (klasse B) met ongeveer 30dB
overschrijden op 360MHz.
Isolated Power supplies
Transformator Isolatie
• Een electrostatische afscherming (interwinding shield) verbonden met de
primaire kant van de voeding verminderd de primaire common Mode
inkoppeling.
• Ook hier weer zijn de primaire en secundaire referentie vlakken capacitief
verbonden.
• Aandacht voor de geldende veiligheids richtlijnen !!
15
What about Conducted Emission
16
It all looks Nice on the datasheet
Problemen en echte input/output impedanties
• Typische LC filter performantie is sterk afhankelijk van de aanwezige in en
uitgangs impedantie
• Filters zijn gewoonlijk ontworpen voor 50Ω impedantie. De aanwezige
impedanties zijn in de praktijk zelden 50Ω.
• De gepubliceerde filter verzwakking is dan ook zelden die welke de data
sheet beloofd en kan in extreme gevallen zelfs op bepaalde frequenties
resulteren in gain ipv verzwakking
•Multi stage filters
Deze hebben interne nodes met beter
gecontroleerde impedanties
Dit type filter geeft betere (meer
voorspelbare) resultaten onder verschillende
load condities.
17
Spread Spectrum (Frequency Modulation)
Spread spectrum of frequentie modulatie is een methode waarbij de schakel
frequentie van een schakelende voeding extern opgedrongen wordt door een clock
chip en waarbij deze frequentie voortdurend veranderd. De spectrum analyser
meet voor conductive emissie met een filter van 9kHz en ziet dus steeds maar een
klein stukje van het spectrum. Op deze manier meet men een kleinere piek waarde
dan de werkelijke.
18
Design a switching Power always
with EMC in Mind
• Het plaatsen van snubbers en het verlagen van de FET schakel snelheid kan het
EMC gedrag verbeteren . De meest FAE’s van PSU chips zullen deze maatregelen
echter afkeuren omdat ze een negatief effect hebben op het rendement van de
voeding.
• Een correcte layout van schakelende voedingen is cruciaal voor EMC
• Minimaliseer steeds de loop oppervlakte van het schakelende gedeelte., dit
minimaliseert parasitaire inductanties en verkleint stralende loop antennes.
•Bijna alle chip fabrikanten hebben goede layout voorbeelden in de data
sheet of in Applicatie nota’s, volg deze zeer nauwkeurig (meestal kan je het
zelf niet beter).
• Maak goede component keuzes bij de start, gebruik IC’s van een betrouwbare
fabrikant met duidelijke datasheets en (goede FAE’s). Gebruik ceramische
condensatoren aan in en uitgang met lage ESR-ESL.
•Voorzie EMC maatregelen in de layout die je indien nodig kan activeren in geval
van problemen. Dit kan je behoeden voor een uitgebreide re-layout.
19
Problems with High speed logic
E N 5 5 0 2 2 A R E b e lo w 1 G H z w it h o u t Q P
80
75
70
65
60
EN 5 502 2 A Ele ct r i c Fie ld S t r eng t h 3 m b el ow 1GHz QP
55
Level in dBµV/m
50
EN 5 502 2 B Ele ct r i c Fie ld S t r eng t h 3 m b el ow 1GHz QP
45
40
35
30
25
20
15
10
5
0
30 M
50
60
80
100 M
20 0
30 0
40 0
50 0
80 0
1G
F re q u e n c y in H z
20
Problems with High speed logic
E N 5 5 0 2 2 A R E b e lo w 1 G H z w it h o u t Q P
80
75
70
65
60
EN 5 502 2 A Ele ct r i c Fie ld S t r eng t h 3 m b el ow 1GHz QP
55
Level in dBµV/m
50
EN 5 502 2 B Ele ct r i c Fie ld S t r eng t h 3 m b el ow 1GHz QP
45
40
35
30
25
20
15
10
5
0
30 M
50
60
80
100 M
20 0
30 0
40 0
50 0
80 0
1G
F re q u e n c y in H z
• Het spectrum in deze meting toont duidelijk de harmonische van een 125MHz
en een 190MHz clock signaal
• De hogere harmonische zijn in dit geval sterker dan de eigenlijke clock
frequentie. De oorzaak hiervan is de lengte van het banen patroon en aanwezige
bekabeling. 125 MHz heeft een λ van ongeveer 3meter. De kortere banen gaan
zich op de hogere frequenties dus als efficienter werkende antennes gedragen.
21
Problems with High speed logic
• Noodzaak voor goed ontworpen transmissie lijnen.
• Afsluiten van de lijnen op hun impedantie
• Goed ontworpen referentie vlakken(ground plane)
Signal Integrity
• Compacte opbouw (Compact real-estate)
• Ontkoppeling van de voedingsspanningen
• Filtering
• Afscherming
22
Problems with High speed logic
• Noodzaak voor goed ontworpen transmissie lijnen.
• Afsluiten van de lijnen op hun impedantie
• Goed ontworpen referentie vlakken(ground plane)
Signal Integrity
• Compacte opbouw (Compact real-estate)
• Ontkoppeling van de voedingsspanningen
• Filtering
• Afscherming
- Alle bovengenoemde maatregelen zijn op de een of andere manier gerelateerd
aan de layout. Een goede layout zonder (te veel) compromissen is absoluut
noodzakelijk voor succes.
- Dit toont ook aan waarom het zo moeilijk is, zo niet vaak onmogelijk is om een
snelle EMC fix uit te voeren op een bestaand ontwerp.
- Doe het van de eerste keer juist ( of je moet het mogelijk opnieuw doen).
23
Problems with High speed logic
De noodzaak van transmissie lijnen.
• Vergeleken met analoge of lage snelheid logica heersen er in High-speed
digital ontwerpen frequentie componenten welke vele malen hoger zijn dan
de eigenlijke schakel frequenties van de signalen als gevolg van de hoge stijg
en daal tijden (rise and fall time)
• Als de fysische lengte van een verbinding groter is dan 1/6 van de elektrische
lengte van een signaal op deze verbinding dan moet je deze verbinding
behandelen als een transmissie lijn.
24
Problems with High speed logic
De noodzaak van transmissie lijnen.
• Voorbeeld:
Een typische transmissie lijn heeft een tpd (propagation delay) van
6.5ps/mm.
Een high speed digitaal signaal met een trise of 1.5 ns (volgens de
data sheet) heeft een elektrische lengte van trise /tpd = 1500ps/6.5 =
230mm
De maximum toegelaten lengte van een lijn met dit signaal, zonder
afsluiting, is daardoor beperkt tot 230mm/6 = 38mm
• Om te onthouden: rise/fall tijden zijn altijd korter dan opgegeven in de
datasheet, bovendien is, door capacitieve load, de propagatie delay in niet
afgesloten lijnen hoger dan bij afgesloten lijnen.
Nieuwe IC families en recente FPGA’s werken met clock frequenties in het GHz bereik
en hebben rise/fall times in de sub ns dit soort van toepassing vereisen extra
aandacht.
25
Problems with High speed logic
Transmission lines.
26
Problems with High speed logic
Transmission lines.
http://www.polarinstruments.com/
27
High speed logic: Line Termination
Signal Integrity: Transmission line termination:
28
High speed logic: Line Termination
Signal Integrity: Transmission line termination:
29
High speed logic: Line Termination
Signal Integrity:
30
High speed logic: Line Termination
Signal Integrity: Transmission lines Mismatch:
Optimalisatie van de lijn
aanpassing kan, tot op zekere
hoogte, gebeuren door
aanpassing van de serie
weerstand
31
High speed logic: Line Termination
Signal Integrity: Driving two transmission lines from one source:
Equal length
32
High speed logic: Signal Integrity analysis
Perform a signal Integrity analysis after PCB design if possible
Example of a Hyperlynx analysis (IBIS models of used I/O required)
http://www.mentor.com/pcb/hyperlynx/signal-integrity/
33
High speed logic: Reference Planes
• Een elektrisch circuit is altijd een gesloten loop:
• In een DC circuit kiest de “return current” altijd de weg van de minste weerstand (fig a)
• Bij een hoge frequentie kiest de return current het pad van de laagste impedantie en dit
is via het referentie vlak, net onder het signaal pad (fig b).
• Als er echter een onderbreking in het referentie vlak is onder de signaal lijn dan moet
de return stroom een andere weg kiezen waardoor een loop ontstaat (fig c). Hoe groter
deze loop, hoe groter het mogelijk EMC probleem.
• De onderbreking kan eventueel overbrugd worden door bvb een 0Ω weerstand (fig d) of
het signaal kan omgelegd worden over een niet onderbroken referentie vlak.
34
High speed logic: Reference Planes
Reference planes integrity
Signal crossing logic level limits
Difference in ground potential
500mV !!!
35
High speed logic: Reference Planes
Reference planes
36
High speed logic: Reference Planes
Reference planes
37
High speed logic: Power Supply Decoupling
Power SUPPLY Ruis onderdrukking (Decoupling Capacitors)
• Indien de frequentie of de
capaciteitswaarde 10x groter wordt dan zal
de demping met 20dB toenemen.
• De eigenlijke demping van een capaciteit
neemt echter slechts toe tot een bepaalde
frequentie, daarna zal deze terug afnemen
door de aanwezige ESR – ESL. Voor klassieke
ontkoppel caps is dit rond de 10MHz
38
High speed logic: Power Supply Decoupling
Power SUPPLY Ruis onderdrukking (Decoupling Capacitors)
Parallel plaatsen van ontkoppel cap’s: Opgepast voor “antiresonance” !
Antiresonance is een fenomeen waarbij de eigen resonantie frequentie van twee
capaciteiten verschillend is waardoor een parallel resonantie kring gevormd wordt in het
frequentie gebied waarbij een cap inductief is en de andere capacitief. Het resultaat is
een verhoogde impedantie en een sterk verminderde demping in dit gebied.
39
High speed logic: Power Supply Decoupling
Power SUPPLY Ruis onderdrukking (Decoupling Capacitors)
Methodes om Antiresonance te voorkomen:
• Plaats een resonantie onderdrukkend component vb ferriet bead tussen de cap’s
• Gebruik enkel identieke cap’s (met dezelfde eigen resonantie frequentie)
• Indien combinaties van cap’s gemaakt worden met verschillende waarden gebruik
dan cap’s welke maximum 10/1 verschillen van waarde.
• Gebruik 1 high performance cap/chip ipv meerdere (minder goede) in parallel.
40
High speed logic: Power Supply Decoupling
Power SUPPLY Ruis onderdrukking (Decoupling Capacitors)
41
High speed logic Real-Estate, Filtering & Shielding
Basis regels:
• Hou al de snelle logica dicht bij elkaar in de layout.
• Bepaal bij de start van de layout een afgebakende zone waarin al de snelle logica
een plaatsje moet krijgen en omgeef deze zone met een breed massa spoor (guard
trace) waarop een afscherming kan gemonteerd worden.
• Een afscherming (Faraday cage) is enkel maar effectief als deze over 360° gesloten
is. Digitale of analoge lijnen die deze zone binnenkomen of verlaten moeten gefilterd
worden of via een ononderbroken afscherming buiten de zone gevoerd worden (vb
dmv een stripline met stiching groundplanes en lijn terminatie)
• Voorzie altijd lijn terminatie in deze zone voor de high speed lijnen.
42
High speed logic Real-Estate, Filtering & Shielding
Compact real-estate, Filtering and Shielding.
43
High speed logic Real-Estate
Compact real-estate, Filtering and Shielding.
44
High speed logic Filtering
Waarom statische en analoge I/O lijnen filteren?
•Alle lijnen welke rechtstreeks met high speed LSI logic verbonden zijn brengen de
ruis van de LSI core naar buiten.
• De core van een LSI is verbonden met het massa vlak van de PCB (referentie vlak)
dmv bonding draden en korte layout banen. Deze verbindingen zijn inductief
waardoor er tijdens het schakelen een spanningsval ontstaat over deze
verbindingen (ground bounce). Al de lijnen verbonden met deze core bewegen dus
tov het referentie vlak, ook de langzame digitale lijnen, de ingangen en de analoge
I/O lijnen. Als deze lijnen ongefilterd de afgeschermde zone, en/of het board,
verlaten dan zullen deze als antennes de core ruis uitstralen.
45
High speed logic Filtering
Om goed werkende filters te implementeren moeten we een maximale impedantie
sprong veroorzaken op de frequenties van toepassing voor uitstraling of instraling
Indien de source and load impedanties, gezien door
een Differential or Common Mode stroom, beiden
laag zijn, rekening houdend met de impedanties van
het return pad, dan is een “Tee” filter met (R or L) de
beste keuze.
Indien de source and load impedanties allebei
hoog zijn dan is een π (Pi) filter de beste keuze.
Indien de source impedantie laag is en de load
impedantie hoog (of vice-versa) dan is een RC of
LC, met de R of L verbonden met de lage
impedantie kant de beste keuze.
46
Slow and low power Electronic No Worries?
•
Analoge elektronica en trage logica veroorzaken meestal niet veel EMC storingen. En
ontwerpers hebben daardoor soms de neiging om EMC testen niet te laten uitvoeren.
•
Dit type van schakeling is echter vaak hoog impedant en heeft geen I/O filtering of
afscherming. Hierdoor zijn deze schakelingen vaak erg gevoelig voor al de andere EMC
testen:
–
–
–
–
Radiated susceptibility
EFT
Fast transients
ESD …
•
Zorgvuldig ontwerp en toepassing van filtering en mogelijk afscherming zijn dus ook
hier erg belangrijk.
•
Een EMC test doe je er niet enkel omdat het moet, een EMC test zal je de zwakke
punten van je design tonen voordat je een product op de markt brengt. Dit spaart je
geld want een product na levering moeten retrofitten, kost handen vol geld!
47
Some Usefull references
• Good EMC Engineering Practices in the Design and Construction of Industrial
Cabinets
http://www.reo.co.uk/files/industrial_cabinet_emc_guide.pdf
• Cherry Clough Consultants
http://www.cherryclough.com/publications
•High-Speed Layout Guidelines: Texas Instruments Application Report SCAA082
http://www.ti.com/lit/an/scaa082/scaa082.pdf
• Application Manual for Power Supply Noise Suppression
http://www.murata.com/products/catalog/pdf/c39e.pdf
48
QUESTIONS ?
Karel Pauwels
Field Application Engineer
[email protected]
49

Download Report