NCP1250 オフラインモード PWMコントローラ

NCP1250
オフライン電電モード
PWMコントローラ
NCP1250はにされたPWMコントローラで、
かつのオフラインをのTSOP−6またはPDIP−8パ
ッケージでします。NCP1250はが
28 V
で、ピークモードで !するジッタ#き65 kHzまた
は100 kHzのスイッチング'を(えています。2)の*
が+し,めると、コントローラはスイッチング-を
レベルの26 kHzまでにフォールドバックします。さ
らに*が34すると、デバイスはスキップ・サイクルに:
ると;にピークをします。
*<(OPP)は、にスタンバイ=でコンバー
タ>が?@されるときにAなとなります。
オン・セミコンダクターのOPPによって、2!のE
"FGでのみスタンバイにH#をIえずに
$*
をすることができます。また、<:*も;Jピ
ンにK%されており、オプトカプラ&'または()ループ
!に'MNを<します。
Oに、タイマ・ベースの*+'<が、
,の<Qをし、.RS/とS/0の12Tに3Uなく、
<トリップ・ポイントを4Xに5Yできます。
長
• Z[-65 kHzまたは100 kHzモード !
• \"および67]な*<(OPP)'
• 26 kHzの-フォールドバックおよび89^でのス
•
•
•
•
•
•
•
•
•
•
•
キップ・サイクル
\"ランプ._
\"Z[4 msソフトスタート
100 msタイマ・ベースリカバリ*+<
:aおよび-フォールドバック・モードでの-ジッ
タリング
リカバリまたはラッチQ*+<のオプション
deのためのOVP:*
28 V VCC !
+300 mA/−500 mAのソース/シンク・ドライブ*
いラインでの100 mW;<のスタンバイ*
EPS 2.0=g
>フリー・デバイス
アプリケーション
• TV、セットトップ・ボックスおよびプリンタ?AC−DCコンバ
•
ータ
ノートブックおよびネットブックPC?オフライン・アダプタ
www.onsemi.jp
MARKING
DIAGRAMS
TSOP−6
(SOT23−6)
SN SUFFIX
CASE 318G
1
25xAYWG
G
1
PDIP−8
SUFFIX P
Case 626
25x
x
y
A
WL
Y, YY
W, WW
G or G
125xy65
AWL
YYWWG
= Specific Device Code
= A, 2, C, D, 0, 1
= A or B
= Assembly Location
= Wafer Lot
= Year
= Work Week
= Pb−Free Package
(Note: Microdot may be in either location)
PIN CONNECTIONS
GND
1
6
DRV
FB
2
5
VCC
OPP/Latch
3
4
CS
TSOP−6
(Top View)
GND
1
8 OPP/LATCH
DRV
2
7 N/C
N/C
3
6 FB
VCC
4
5 CS
PDIP−8
(Top View)
ORDERING INFORMATION
See detailed ordering and shipping information in the package
dimensions section on page 3 of this data sheet.
© Semiconductor Components Industries, LLC, 2015
April, 2015 − Rev. 10
1
Publication Order Number:
NCP1250JP/D
NCP1250
Vbulk
Vo u t
.
.
OVP
OPP
.
NCP1250
1
6
2
5
3
4
ramp
comp.
Figure 1. Typical Application Example (TSOP−6)
PIN DESCRIPTION
Pin N5
PDIP−8
TSSOP−6
Pin Name
1
1
GND
−
6
2
FB
Feedback pin
Hooking an optocoupler collector to this pin will allow
regulation.
8
3
OPP/OVP
Adjust the Over Power Protection
Latches off the part
A resistive divider from the auxiliary winding to this
pin sets the OPP compensation level. When brought
above 3 V, the part is fully latched off.
5
4
CS
Current sense + ramp
compensation
This pin monitors the primary peak current but also
offers a means to introduce ramp compensation.
4
5
VCC
Supplies the controller
This pin is connected to an external auxiliary voltage
and supplies the controller.
2
6
DRV
Driver output
Function
Pin Description
The controller ground.
The driver’s output to an external MOSFET gate.
OPTIONS
Controller
Frequency
OCP Latched
NCP1250ASN65T1G
65 kHz
Yes
No
NCP1250BSN65T1G
65 kHz
No
Yes
NCP1250ASN100T1G
100 kHz
Yes
No
NCP1250BSN100T1G
100 kHz
No
Yes
NCP1250BP65G
65 kHz
No
Yes
2
OCP Auto−Recovery
NCP1250
ORDERING INFORMATION
Package Marking
OCP Protection
Switching Frequency
Package
Shipping†
NCP1250ASN65T1G
25A
Latch
65 kHz
NCP1250BSN65T1G
252
Autorecovery
65 kHz
TSOP−6
(Pb−Free)
3000 /
Tape & Reel
NCP1250ASN100T1G
25C
Latch
100 kHz
NCP1250BSN100T1G
25D
Autorecovery
100 kHz
1250B65
Autorecovery
65 kHz
PDIP−8
(Pb−Free)
50 Units / Rail
Device
NCP1250BP65G
†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging
Specifications Brochure, BRD8011/D.
Vcc and logic
management
OPP
600−ns time
constant
vdd
power
on reset
Up counter
Vlatch
OVP
gone?
UVLO
hiccup
IpFlag
RST
4
S
Q
Rlim
Q
vdd
R
Power on
reset
Frequency
modulation
Vcc
Iscr
1−us
blanking
65
100 kHz
clock
Clamp
S
Q
Q
R
Frequency
foldback
Drv
Vfold
Vskip
Rramp
vdd
4 ms
SS
The soft−start is activated during:
RFB
IpFlag
− the startup sequence
− the auto−recovery burst mode
/ 4.2
VFB < 1.05 V ? setpoint = 250 mV
FB
VOPP
CS
LEB
250 mV
peak current
freeze
+
Vlimit + VOPP
GND
Vlimit
Figure 2. Internal Circuit Architecture
3
NCP1250
MAXIMUM RATINGS TABLE
Symbol
VCC
VDRVtran
Rating
Value
Unit
28
V
Maximum DRV pin voltage when DRV in H state, transient voltage (Note 1)
VCC + 0.3
V
Maximum voltage on low power pins CS, FB and OPP
−0.3 to 10
V
Power Supply voltage, VCC pin, continuous voltage
IOPP
Maximum injected negative current into the OPP pin
−2
mA
ISCR
Maximum continuous current in to the VCC Pin while in latched mode
3
mA
RqJA
Thermal Resistance Junction−to−Air
360
°C/W
TJ,max
Maximum Junction Temperature
Storage Temperature Range
ESD Capability, Human Body Model (HBM), all pins
ESD Capability, Machine Model (MM)
ESD Capability, Charged Device Model (CDM)
150
°C
−60 to +150
°C
2
kV
200
V
1
kV
Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality
should not be assumed, damage may occur and reliability may be affected.
()
をえるストレスは、デバイスにダメージをえるがあります。これらのをえたは、デバイスのを
ない、ダメージがじたり、にをぼすがあります。
1. The transient voltage is a voltage spike injected to DRV pin being in high state. Maximum transient duration is 100 ns.
2. This device series contains ESD protection and exceeds the following tests: Human Body Model 2000 V per JESD22, Method A114E.
Machine Model Method 200 V per JESD22, Method A115A. Charged Device Model per JEDEC Standard JESD22−C101D
3. This device contains latch−up protection and exceeds 100 mA per JEDEC Standard JESD78.
4
NCP1250
ELECTRICAL CHARACTERISTICS
(For typical values TJ = 25°C, for min/max values TJ = −40°C to +125°C, Max TJ = 150°C, VCC = 12 V unless otherwise noted)
Symbol
Rating
Min
Typ
Max
Unit
VCC increasing level at which driving pulses are authorized
16
18
20
V
VCC(min)
VCC decreasing level at which driving pulses are stopped
8.2
8.8
9.4
V
VCCHYST
Hysteresis VCCON − VCC(min)
6.0
SUPPLY SECTION − (For the best efficiency performance, we recommend a VCC below 20 V)
VCCON
VZENER
7.0
Clamped VCC when latched off / burst mode activation @ ICC = 500 mA
ICC1
Start−up current
ICC2
Internal IC consumption with IFB = 50 mA, FSW = 65 kHz and CL = 0 nF
ICC3
V
V
15
mA
1.4
2.2
mA
Internal IC consumption with IFB = 50 mA, FSW = 65 kHz and CL = 1 nF
2.1
3.0
mA
ICC2
Internal IC consumption with IFB = 50 mA, FSW = 100 kHz and CL = 0 nF
1.7
2.5
mA
ICC3
Internal IC consumption with IFB = 50 mA, FSW = 100 kHz and CL = 1 nF
3.1
4.0
mA
ICCLATCH
ICCstby
Rlim
Current flowing into VCC pin that keeps the controller latched (Note 4)
TJ = −40°C to +125°C
TJ = 0°C to +125°C
mA
40
32
Internal IC consumption while in skip cycle (VCC = 12 V, driving a typical 6 A/600 V MOSFET)
550
mA
Current−limit resistor in series with the latch SCR
4.0
kW
DRIVE OUTPUT
Tr
Output voltage rise−time @ CL = 1 nF, 10−90% of output signal
40
ns
Tf
Output voltage fall−time @ CL = 1 nF, 10−90% of output signal
30
ns
ROH
Source resistance
13
W
ROL
Sink resistance
6.0
W
Peak source current, VGS = 0 V – (Note 5)
300
mA
Peak sink current, VGS = 12 V – (Note 5)
500
mA
Isource
Isink
VDRVlow
DRV pin level at VCC close to VCC(min) with a 33 kW resistor to GND
8.0
VDRVhigh
DRV pin level at VCC = 28 V – DRV unloaded
10
V
12
14
V
CURRENT COMPARATOR
IIB
Input Bias Current @ 0.8 V input level on CS Pin
0.02
mA
VLimit1
Maximum internal current setpoint – TJ = 25°C – OPP/Latch Pin grounded
0.744
0.8
0.856
V
VLimit2
Maximum internal current setpoint – TJ = −40°C to 125°C – OPP/Latch Pin grounded
0.72
0.8
0.88
V
Vfold
Default internal voltage set point for frequency foldback trip point – 45% of Vlimit
357
mV
Internal peak current setpoint freeze ([31% of Vlimit)
250
mV
TDEL
Propagation delay from current detection to gate off−state
100
TLEB
Leading Edge Blanking Duration
300
ns
TSS
Internal soft−start duration activated upon startup, auto−recovery
4.0
ms
IOPPo
Setpoint decrease for the OPP/Latch pin biased to –250 mV – (Note 6)
31.3
%
IOOPv
Voltage setpoint for the OPP/Latch pin biased to −250 mV – (Note 6), TJ = 25°C
0.51
0.55
0.60
V
IOOPv
Voltage setpoint for the OPP/Latch pin biased to −250 mV – (Note 6), TJ = −40°C to
125°C
0.50
0.55
0.62
V
IOPPs
Setpoint decrease for the OPP/Latch pin grounded
Vfreeze
150
0
ns
%
INTERNAL OSCILLATOR
fOSC
Oscillation frequency (65 kHz version)
61
65
71
kHz
fOSC
Oscillation frequency (100 kHz version)
92
100
108
kHz
5
NCP1250
ELECTRICAL CHARACTERISTICS (continued)
(For typical values TJ = 25°C, for min/max values TJ = −40°C to +125°C, Max TJ = 150°C, VCC = 12 V unless otherwise noted)
Symbol
Rating
Min
Typ
Max
Unit
76
80
84
%
INTERNAL OSCILLATOR
Dmax
Maximum duty−cycle
fjitter
Frequency jittering in percentage of fOSC
±5
%
fswing
Swing frequency
240
Hz
FEEDBACK SECTION
Rup
Internal pull−up resistor
20
kW
Req
Equivalent ac resistor from FB to GND
16
kW
Iratio
FB Pin to current setpoint division ratio
4.2
Feedback voltage below which the peak current is frozen
1.05
V
1.5
V
Vfreeze
FREQUENCY FOLDBACK
Vfold
Frequency folback level on the feedback pin – [45% of maximum peak current
Ftrans
Transition frequency below which skip−cycle occurs
Vfold,end
End of frequency foldback feedback leve, Fsw = Fmin
350
mV
Vskip
Skip−cycle level voltage on the feedback pin
300
mV
Skip
hysteresis
Hysteresis on the skip comparator – (Note 5)
30
mV
22
26
30
kHz
INTERNAL SLOPE COMPENSATION
Vramp
Internal ramp level @ 25°C – (Note 7)
2.5
V
Rramp
Internal ramp resistance to CS pin
20
kW
PROTECTIONS
Vlatch
Latching level input
2.7
3.0
Tlatch−blank
Blanking time after drive turn off
1.0
Tlatch−count
Number of clock cycles before latch confirmation
4.0
OVP detection time constant
600
Tlatch−del
Timer
Internal auto−recovery fault timer duration
100
130
3.3
V
ms
ns
160
ms
Product parametric performance is indicated in the Electrical Characteristics for the listed test conditions, unless otherwise noted. Product
performance may not be indicated by the Electrical Characteristics if operated under different conditions.
()
!"パラメータは、%&な'(が)い*り、'+されたテスト-.に/する012%で3しています。4なる-.5で!"67を8っ
た9には、012%で3している%を:られないがあります。
4. For design robustness, we recommend to inject 60 mA as a minimum at the lowest input line voltage.
5. Guaranteed by design
6. See characterization table for linearity over negative bias voltage
7. A 1 MW resistor is connected from OPP/Latch Pin to the ground for the measurement.
6
NCP1250
TYPICAL CHARACTERISTICS
72
85
84
70
83
68
81
FSW (kHz)
Dmax (%)
82
80
79
78
77
66
64
62
76
75
−50
−25
0
25
50
75
100
60
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 3.
Figure 4.
31
100
125
100
125
100
125
440
30
29
390
F_swing (Hz)
Ftrans (kHz)
28
27
26
25
24
23
−25
0
25
50
75
100
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 5.
Figure 6.
490
0.87
440
0.85
FSW = 65 kHz
390
VLskip (mV)
0.83
Vlimit (mV)
240
140
−50
125
0.89
0.81
0.79
0.77
340
290
240
0.75
190
0.73
0.71
−50
290
190
22
21
−50
340
−25
0
25
50
75
100
140
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 7.
Figure 8.
7
NCP1250
TYPICAL CHARACTERISTICS
44
0.6
39
34
IOOPV (V)
IOOPO (%)
0.58
29
24
19
−50
−25
0
25
50
75
100
0.5
−50
125
25
50
75
Figure 9.
Figure 10.
100
125
100
125
100
125
9.5
9.3
18.9
9.1
18.4
17.9
17.4
8.9
8.7
8.5
16.9
8.3
16.4
−25
0
25
50
75
100
8.1
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 11.
Figure 12.
14
16
13
14
12
12
ICC1 (mA)
11
10
9
8
10
8
6
7
4
6
2
5
−50
0
TEMPERATURE (°C)
19.4
15.9
−50
−25
TEMPERATURE (°C)
VCC(min) (V)
VCC(ON) (V)
0.54
0.52
19.9
VCC(Hyst) (V)
0.56
−25
0
25
50
75
100
0
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 13.
Figure 14.
8
NCP1250
TYPICAL CHARACTERISTICS
2.5
2
FSW = 65 kHz
2
ICC3 (mA)
ICC2 (mA)
1.5
1
0.5
0
−50
FSW = 65 kHz
1.5
1
0.5
−25
0
25
50
75
100
0
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 15.
Figure 16.
100
125
100
125
100
125
30
10
25
ICCLatch (mA)
Vzener (V)
8
6
4
2
0
−50
−25
0
25
50
75
100
10
0
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 17.
Figure 18.
160
140
340
120
Req (kW)
290
Tleb (V)
15
5
390
240
190
100
80
60
40
140
90
−50
20
20
−25
0
25
50
75
100
0
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 19.
Figure 20.
9
NCP1250
TYPICAL CHARACTERISTICS
4.8
3.4
3.3
4.6
3.2
Vlatch (V)
Iratio (−)
4.4
4.2
4
3.1
3
2.9
2.8
3.8
−25
0
25
50
75
100
2.6
−50
125
0
25
50
75
TEMPERATURE (°C)
Figure 21.
Figure 22.
100
100
80
80
60
40
100
125
100
125
100
125
60
40
20
20
0
−50
−25
TEMPERATURE (°C)
tfall (ns)
trise (ns)
3.6
−50
2.7
−25
0
25
50
75
100
0
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 23.
Figure 24.
11
35
10
30
9
25
7
Roh (W)
Rol (W)
8
6
5
15
4
10
3
2
−50
20
−25
0
25
50
75
100
5
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 25.
Figure 26.
10
NCP1250
TYPICAL CHARACTERISTICS
14
100
13
12
Vdrv_low (V)
Vovp_del (ms)
80
60
40
11
10
9
20
0
−50
8
−25
0
25
50
75
100
7
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 27.
Figure 28.
12.9
100
125
100
125
100
125
4.9
12.4
4.4
11.4
TSS (ms)
Vdrv_high (V)
11.9
10.9
10.4
9.9
3.9
3.4
9.4
8.9
−50
−25
0
25
50
75
100
2.9
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 29.
Figure 30.
1.9
360
1.8
358
1.6
Vfold(CS) (mV)
Vfold(FB) (V)
1.7
1.5
1.4
356
354
1.3
352
1.2
1.1
−50
−25
0
25
50
75
100
350
−50
125
−25
0
25
50
75
TEMPERATURE (°C)
TEMPERATURE (°C)
Figure 31.
Figure 32.
11
NCP1250
TYPICAL CHARACTERISTICS
0.41
390
340
0.37
Vskip (mV)
Vfold_end (V)
0.39
0.35
0.33
240
0.31
0.29
−50
−25
0
25
50
75
100
190
−50
125
50
75
Figure 34.
100
125
100
125
1.7
1.5
Vfreeze(FB) (V)
Vfreeze (mV)
25
TEMPERATURE (°C)
290
240
1.3
1.1
0.9
−25
0
25
50
75
100
0.7
−50
125
25
50
75
TEMPERATURE (°C)
Figure 36.
3.5
150
3
140
2.5
130
2
120
1.5
110
1
100
0.5
0
0
Figure 35.
160
−25
−25
TEMPERATURE (°C)
ICC (mA)
TIMER (ms)
0
Figure 33.
340
90
−50
−25
TEMPERATURE (°C)
390
190
−50
290
25
50
75
100
0
125
FSW = 65 kHz
0
0.5
1
1.5
2
2.5
3
TEMPERATURE (°C)
ADAPTER OUTPUT CURRENT (A)
Figure 37.
Figure 38. Controller Consumption vs.
Adapter Output Current
12
3.5
NCP1250
アプリケーション
はじめに
NCP1250は、スイッチオフ・イベントがピーク
@[ポイントでA[されるB=モード・アー
キテクチャをnCしています。このコンポーネント
は、に3コストAC−DCアダプタ、オープンフレー
ムなどで"pDが+なく、コストqEがい
ことがFなパラメータであるsTのGtなu.
です。NCP120Xシリーズのwxをyに、NCP1250は
zHの
I@Jで:a{なすべてのKw"p
を|Lし、}~OPPなど、いくつかのMを
しています。
• ランプきモード:NCP1250
は、Z[65 kHzまたは100 kHzでのピークモー
ドをnCしており、NされたとOに
Pできる\"ランプ._をします。
センスとQに1!のFGを:すること
によって、6のRがなくなります。
• OPP：.RS/のオン0にする
のJ"を?OPPピンにSることによって、ユ
ーザはバルクがeTすると
ピークの
@[ポイントをUするOかつ}~のVが
られます。ピンがKされたsT、OPP._は
Wわれません。ピンにされるが
−250 mVまで4がると、
31.3%(B=)までのピ
ークの+をXwできます。deのため
に、センスFGでの
は0.8 Vにさ
れています。
• ：Y にコントローラにきな
がれるZに、スタンバイ*を3
するのはaにAなです。NCP1250はア
ーキテクチャによって、B=15 mA;<の[\
が<]されており、3スタンバイアダプタ
の@Jが^です。
• EMIジッタリング：\"3-6によって
、R'-の6_がします。これ
はノイズ`aでのエネルギーbにcちま
す。3*レベルでのEMIシグニチャを ¡する
ために、-フォールドバック・モードでのジ
ッタリングはアクティブのまま<£されます。
• フォールドバック#$：パルスのd%フ
ローは、/8スタンバイ*=にeT
しません。このf¤で,¥な2Eをるために、
コントローラは¦gピンをhiし、そのが1.5
VレベルにXすると、R§がスイッチング-
の3を),します。¦gレベルはj%して3
4します。¦gピンのが1.05 VにXすると、
ピーク@[ポイントが\"でZ[され、-
•
•
•
起
は34し%けます。-は、k350 mVの¦g
レベルに¨して26 kHz(B=)まで34することが
できます。このDで、*が34し%けると、
コントローラは©lのスキップ・サイクル・モー
ドに:ります。
ソフトスタート：ソフトスタートは、Y
にメインスイッチにかかるストレスをªm
します。このコントローラでは、ソフトスタート
は\"で4msにZ[されています。IしいY シ
ーケンスがRnしたときまたはリカバリ・ヒ
カップに、ソフトスタートがY されます。
OVP()：NCP1250には、アダプタの9^
をNするのに¬?できるラッチ:*ピンが(わ
っています。このピンが\"リファレンス
Vlatchよりくなると、'はo®にラッチ・オフ
します。VCCピンがZ[レベルまでプル・ダウン
され、コントローラをラッチ9^に<£します。
ユーザがメインからアダプタを°pして、VCCが
VCCリセットより3くなると、ラッチ・リセット
がRnします。
*+,-：.RS/と*S/0のリーク・イン
ダクタンスがいトランスでは、*+やに
<のnCがAです(**+は.RS/の
レベルがe°に34しない)。ここで、\"
0.8 V
ピークがアクティブになるたび
に(OPP¬?はそれ±4)、\"タイマによって
エラー・フラグがアサートされ、00qがスタ
ートします。エラー・フラグがしている9^
でタイマが<²にrづくと、コントローラはパル
スを³sし、ラッチオフ・フェーズに:り、3バースト・モードで !します。フォールト
がクリアされると、SMPSは !をµ)します。
バージョンによっては、etのリカバリ・モ
ードおよび*+のラッチオフをすることに
u¶してください。
シーケンス
NCP1250のY は¶·にくしてあるた
め、さなVCCコンデンサ¸できなエネルギーを
<できます。これにより、Y 0に¹'のない
+ないY とvのVCC コンデンサでの !
が]です。スタンバイ*をさらに3するに
は、コントローラのY をwxにさい15 mA
(
)±4にします。したがって、Y FGをバル
ク・コンデンサにK%するか、QKメイン:*
にK%して、[\*をさらに3することができ
ます。
13
NCP1250
R3
200k
3
10
R2
200k
5
D2
1N4007
D1
1N4007
11
12
R1
200k
Cbulk
22uF
input
mains
D6
1N4148
1
D5
1N4935
VCC
D4
1N4007
D3
1N4007
2
C1
4.7uF
4
aux.
C3
47uF
Figure 39. The Startup Resistor Can Be Connected to the Input Mains for Further Power Dissipation Reduction
ºのステップとして、.RS/が»きjぐま
で、コントローラが !するとそれに*を$す
るVCCコンデンサをJPをします。yzから､この
0t 1 を5〜20 msにできることが¼かっています。
10 msのうち+なくともt10に¨してエネルギー・
リザーバが{と|えるsT、VCCコンデンサの
vは、の¸よりきくなければなりません。
CV CC w
I CCt 1
VCC on * VCC min
w
3m
10m
9
V ac,rmsǸ2
R start*up v
VCC onC VCC
2.5
w
18
4.7m
2.5
w 3.3 mF (eq. 1)
w 34 mA
I CVCC,min +
p
* VCC on
I CVCC,min
P Rstart*up +
+
85
v
1.414
p
* 18
49m
v 413.5 kW
(eq. 4)
V ac,peak
2
4R start*up
230 2
0.827Meg
+
ǒ230
4
Ǹ2Ǔ
413k
2
(eq. 5)
+ 64 mW
ºのV CC コンデンサが5Yされましたので、
9^にÆ$が[~しないようにしなけ
ればなりません。このモードでは、スキップサイク
ルがaにいため、リフレッシュ・パルスの0q
がÈくなる]があり、VCC コンデンサにきな
リップルがnじます。このリップルがきぎるs
T、VCCminにXして、コントローラがIしいY シ
ーケンスにリセットされる]があります。`A
はこのコンデンサのvをきくすることです
が、らかにY 0にÉH#をÊぼします。
Figure 39にすオプションは、.RS/にË¼なコ
ンデンサをして、このなÌをÍみに`
Aしています。
(eq. 2)
コントローラ\"をれる15 mAをJPにえる
と、Y FGで$される½は49 mAでな
ければなりません。Y 'をメインにK%するs
T(ÀK%)、このY FGに:するÁÂ
は、VCC がコントローラのVCCon にXするときに
になることが¼かります。
V ac,rmsǸ2
* VCC on
このJPはにGなもので、½がJ
[とÃ[しています。nZには、»j0が*い(ま
たはい)ことがあり、VCCコンデンサのvを3
できます。このため、½が+し、Y FG
がきくなるため、スタンバイ*が+します。
ラボでのプロトタイプのnzでは、コンバータをÄ
67することがÅ]です。Q4にす413 kWのF
Gを5YしたsT、いラインでの[\*はQ
のようになります。
ºに4.7 mFのコンデンサを5Yして、ラボでn
zすると、t1は}hすぎることが¼かります。VCC
のコンデンサの¸が¼かると、VCCを0からデバ
イスのVCCon(B=18 V)にするのに{な½
を~¾できます。のQにすように、
も3いメ
イン(85 V rms)でのY が3;<(@Jマージンを|
¿すると2.5)になるように、このを5Yしな
ければなりません。
I charge w
p
(eq. 3)
R start*up
このがaに49 mA±eになるようにするには、
Rstart−up の
¸をQからめることができます。
14
NCP1250
ただし、このKw"pはOなダイオードをÎして
VCC ピンから¼されています。このため、Y 0やスタンバイ*をにしないで、コントロー
ラのÆ$を<]する{があるときは、このコ
ンデンサのvをきくすることができます。
22〜47 mFののコンデンサが、このデバイスでの
B=な¸です。
Y についてのut。Y の3がスタ
ンバイ*の ¡にcつsT、 ¡される¸は
:*においてJ[のレベル±4にすることは
できません。3いラインでÏ¼な(30 mA)をu:
できないと、SCRのラッチ9^が£されないた
め、フォールト9^のコンバータはリカバリ・
モードになります。Ï¼な@Jマージンを<する
ために、
も3い:*ライン(Ðえば、85 Vに¨して
80 V rms)で+なくとも60 mAのを£すること
をÑÒします。Óれた`Aは、アプリケーション
・ノートAND8488/DのFigure 13にすとおり、X2の
ÔとY 'をnZに2Tすることです。
"部過電#$護
*<(OPP)をnCするには、よくられてい
るいくつかの-がありますが、すべてが[のÌ
にします。これらのÌは、コンバータの[
\*のÕÖからセンス・オフセットによる
スキップサイクル'×までのにÊびます。い
ラインで**を3する-は、.Rダイオー
ド・アノードでのをØ?することです。
スイッチのオン0に､このポイントが−Nvin
(Nは1S/と.RS/0のS)まで34しま
す。Figure 41にられるのプラトのは、:*
にÙじてします。このチップにnCされた
アイデアは、この"¼を0.8 V\"リファレン
ス・レベルにPすることです。Ðえば、オン0
にが−150 mVまで34すると、\"ピーク
の@[ポイントは、0.8 − 0.150 = 650 mVにZ[さ
れます。Ú?されたÛGは、Figure 41にtLされ、
なピークの@[ポイントが!wされるをしています。
1 v(24)
40.0
off−time
20.0
N1(Vout +Vf)
v(24) (V)
1
0
−20.0
−N2Vbulk
on−time
−40.0
464u
472u
480u
time (s)
488u
496u
Figure 40. The Signal Obtained on the Auxiliary Winding Swings Negative During the On−time
ピークを3いラインの2.5 Aからいラインの
2 Aに3する{があるとÃ[します。これは20%
の3または640 mVの@[ポイントにÜしま
す。このレベルにÝXするには、OPPピンでnじる
がの¸にXする{があります。
V OPP + 640m * 800m + −160 mV
15
(eq. 6)
NCP1250
RoppU
swings to:
Vout during toff
−N V in during ton
VCC
aux
This p oin t will
be adjusted to
reduce the ref
at hi line to the
desired level.
from FB
K1
OPP
SUM2
ref
CS
K2
+
Io p p
reset
−
VDD
0.8 V
$5%
R oppL
ref = 0.8 V + VOPP
(V O P P is negativ e)
Figure 41. The OPP Circuitry Affects the Maximum Peak Current Set Point by Summing a Negative Voltage to the
Internal Voltage Reference
±4のコンバータをÃ[してみましょう。
Vout = 19 V
Vin = 85〜265 Vrms
N1 = Np:Ns = 1:0.25
N2 = Np:Naux = 1:0.18
Div +
375 + −67.5 V
(eq. 8)
プルダウンFGROPPL をeÜに1 kWにZ[する
と、のとおりe)のFGがられます。
R OPPU +
1S/と.RS/のSがIえられると、.R
S/のいラインでのオン0(265 Vac)はの
¸までします。
V aux + −N 2V in,max + −0.18
0.16
[ 2.4m
67.5
67.5 * 0.16
0.16ń1k
[ 421 kW
(eq. 9)
ÑÒFG¸をnCしてられるピーク@[ポ
イントのグラフをßくと、±4の/がられます
(Figure 42)。
(eq. 7)
Q6でIえられるレベルをるには、のを£
つFG¼Þ§をK%する{があります。
Peak current
setpoint
100%
80%
375
Vbulk
Figure 42. The Peak Current Regularly Reduces Down to 20% at 375 Vdc
あります。このÌを'¡するために、ピンは\"
で−300 mVより+し3いでクランプされていま
す。これは、ESD-d4にXするåに、
さらにがu:されるsTは、
ピークの3
が40%に£されることを¶æします。
に
が\"ツェナー・ダイオードを-dバイアスし
たsT、−2 mAを¢えるu:を'¡するようu
OPPピンは、ESDパルスからピンを<するため
にK%されたツェナー・ダイオードにまれていま
す。これらのダイオードはアバランシェâのピ
ークをãけ:れ、J[vのエネルギーを£す
るように@Jされています。ä-、これらのダイオ
ードへののu:(つまり-dバイアス)は、'
の !につながるy u:を»きYこすおそれが
16
NCP1250
¶しなければなりません。ROPPU の¸がIえられた
sT、£のÐではリスクはありません。
Oに､OPPピンがçRに0 Vよりくバイアスさ
れても､èのコンパレータが
ピーク@[ポイ
ントを0.8 VにZ[することにu¶してください。
ルドバックに:り、スイッチング-を4げま
す。ピーク@[ポイントは、¦gピンのレベル
が1.05 VにXするまで¦gピンに©します。この
¸より3いsT､ピークはVfold/4.2(250 mVまた
は0.8 Vの
@[ポイントの31%)にZ[され、X
される*をさらに3するéJの-は、 !を26 kHzまで4げることです。350 mV(B=)の
¦gレベルでこの¸にXします。このポイント
±4で、**が+し%けるsT、デバイスは
9^の
,のノイズフリーをXwする
スキップ・サイクルに:ります。Figure 43にこのデ
バイスにÚ?した-Qをします。
%&'フォールドバック
qdeのニーズに3dするスタンバイ
*を3するには、©lのZ[-タイプの
!をUする{があります。このコントローラ
は、¦gがレベルVfold(k1.5 Vに@[)より3く
なると、スイッチング-フォールドバックを
:します。このポイントで、R§は-フォー
Frequency
Peak current setpoint
Fsw
FB
VCS
max
65 kHz
26 kHz
max
0.8 V
[ 0.36 V
min
350 mV 1.5 V
Vfold
Vfold,end
3.4 V
VFB
[ 0.25 V
min
Vfreeze Vfold
1.05 V
1.5 V
3.4 V
VFB
Figure 43. By Observing the Voltage on the Feedback Pin, the Controller Reduces its Switching Frequency for an
Improved Performance at Light Load
-
リカバリ/0$護
*が*+したsTやにêな9¤が
nじたsTは、\"エラー・フラグがセットされ、
カウントダウン・タイマが, します。フラグが
100 msよりくアサートされると､ドライブ・パルス
が³sし、VCCピンがk7 Vまでë々に4がります。
このDで、コントローラがウェイクアップし、F
GY 'のためにVCC がµびeTします。VCC が
VCCONにXすると、コントローラはリスタートを¥
みて、フォールトがないかチェックします。フォー
ルトがまだするsT､はいわゆるヒカップ
・モードとìぶèのサイクルに:ります。フォール
トがクリアされると､は:a !をµ)します｡
íリスタート・シーケンスに、ソフトスタートが
Y されることにu¶してください。
17
NCP1250
15.9
4.32
14.8
9.90
3.35
6.05
vcc in volts
23.6
3.89
ilprim in amperes
Plot1
vdrv in volts
1 vcc
2 vdrv
3 ilprim
1
Vcc (t)
VDRV (t)
2.38
2
−2.72
−2.12
1.41
ILp (t)
SS
−11.5
−8.13
445m
500u
1.50m
2.50m
time in seconds
3.50m
3
4.50m
Figure 44. An Auto−Recovery Hiccup Mode is Activated for Faults Longer than 100 ms
スロープ補1
¼の-でWわれ、50%を¢えるデューティ・サ
イクルでCCMの§0にのみRnします。ループ
・ゲインを4げるには:a、インダクタのダウンス
ロープの50% 〜100% をu:します。Figure 45に､
\"でランプがnwされる-をします。オフ
0の0、ランプはCSピンから°pされることに
u¶してください。
NCP1250には\"ランプ._があります。
このはオン0にのみ$されるバッファさ
れたR§クロックです。そのは
デューテ
ィ・サイクルにk2.5 Vです。ランプ._は、d%
:モード(CCM)で !するモード・コンバー
タで6Rの¨に¬?するよくられた
Vです。これらのRは、スイッチング-のÀ
2.5 V
0V
ON
latch
reset
20k
+
Rcomp
LEB
CS
−
Rsense
from FB
setpoint
Figure 45. Inserting a Resistor in Series with the Current Sense Information Brings Ramp Compensation and
Stabilizes the Converter in CCM Operation.
NCP1250コントローラでは、R§のランプは80%
のデューティのときに2.5 VのにXします。
クロックが65kHzの-で !するsT、¬?]
なR§スロープはのようになります。
S ramp +
V ramp,peak
D maxT SW
+
0.8
2.5
15m
+ 208 kVńs or 208 mVńms
18
(eq. 10)
NCP1250
ï々のフライバック@Jで、1インダクタンスLp
が770 mHで、SMPSが1:0.25のNp :Ns で19 Vを$す
るとÃ[しましょう。するとオフ0の1ス
ロープSp は、QでIえられます。
イスをo%にラッチ・オフする-もしま
す。デバイスがラッチ・オフされると、VCC ピンは
\"でk7Vにプル・ダウンされ、ユーザがÐえば、
メインからコンバータのプラグを»きñくなど
によって､VCCを«としてからµびcちeげるまで、
デバイスはこの9^を£します。u:された
が30 mAの
¸±eを£するり、SCRがラッチ
9^を£することがFです。u:されるが
この¸±4のsTにSCRがラッチ`mするときは、
:*でu:がÏ¼くなるようにする
のは@J¬のòです。Ï¼にいを£でき
ないと、デバイスはリカバリをnWします。e
°な@J-は、
:*で60 mA±eを<]
することです。3 Vリファレンスを£つコンパレ
ータでOPPピンを®¯することによってラッチをN
します。ただし、ノイズのため、およびにター
ン・オフのリーク・インダクタンスのH#を¡け
るために、OVPコンパレータの*がチェックされ
るåに1 msのブランキング°óが:されます。
に、OVPコンパレータ*は、ハイ9^が
600 nsj%するsTにのみ±qと²されます。
この¸より3いと、そのõ³は¯されます。
に、カウンタがnZにデバイスをラッチするå
に、4d%OVPイベントがRnしたことを²しま
す。]なnCがいくつかあり、{な4と
したいパラメータにÙじて´なります。
ºの
もOな`Aは、OPP'の
e"に
FG¼Þ§をすることです。この`AはO
でyµですが、ダイオードを:してオン0
のOPPのFG¼Þ§をö×しないようにする{が
あります。
N
Sp +
ǒVout ) VfǓ Nps
Lp
+
(19 ) 0.8)
4
770m
+ 103 kAńs
(eq. 11)
センスFGが330 mWとすると、etのランプ
は±4ののランプになります。
S sense + S pR sense + 103k
0.33
(eq. 12)
+ 34 kVńs or 34 mVńms
ランプ._の{vとして50%のダウンスロープ
を5YするsT、そのスロープが17 mV/msであるラ
ンプをu:することになります。\"._は
208 mV/msで、Rcomp と\"20 kWFG0のFG¼Þ
(divratio)は、のようになります。
divratio +
17m
+ 0.082
208m
(eq. 13)
したがって､Q._FG¸はのようになります｡
R comp + R ramp @ divratio + 20k
0.082 [ 1.6 kW
(eq. 14)
etの¸を£つFGをセンスFGからセンス
・ピン0に:します。ノイズË¨をdeさせる
ために、センス・ピンからコントローラのグラ
ンド0に100 pFのvコンデンサをすること
をÑÒします。ð-の"pをコントローラのごくr
くに©ªするようにしてください。
コントローラのラッチ・オフ
OPPピンは、ラインに3Uして、ピーク
@[ポイントの3を]にするだけでなく、デバ
D2
1N4148
R3
5k
11
RoppU
421k
VCC
OP P
C1
100p
8
aux.
winding
4
10
9
1
ROPPL
1k
5
Vlatch
OPP
OVP
Figure 46. A Simple Resistive Divider Brings the OPP Pin Above 3 V in Case of a VCC Voltage Runaway above
18 V
ºに、eQでOPP'をJPします。に、Vout
が25 Vを¢えたら、コントローラをラッチ・オフし
たいとÃ[してください。.RS/では、プラトが
*および.RS/0のSによって*を
÷¶します。19 Vアダプタの·¸のsT、プラ
トはのまでeTします。
19
NCP1250
V aux,OVP + 25
0.18
+ 18 V
0.25
:a9^でプラトはk14 Vになります。÷6の
とすると、OPPピンは:a9^§0に14/6 = 2.3 Vに
し、700 mVのマージンが¹ります。OPPピンと
GND0に100 pFのコンデンサをして、ノイズË
¨を ¡し、E"サージがわったときにトリ
ップをºsすることができます。このコンデンサの
vをきくしぎないでください。OPPが
¼[のH#をãけます。
OVPNにった»2の`Aは、ÑÒどおり2/
されたツェナー・ダイオードを¬?することです。
(eq. 15)
ï々のOVPコンパレータは、5Yした1@kWのOPP
プルダウンFGでは、3 Vレベルでトリップするた
め、は3 mAになります。3 Vから18 VまでeT
するには、15 VをPする{があります。3 mA;
<で､Qダイオードの-d4を¯する
と、のQFGが{になります。
R OVP +
V latch * V VOP
V OVPńR OPPL
+
18 * 3
3ń1k
+
15
+ 5 kW
3m
(eq. 16)
D3
15V
D2
1N4148
11
ROPPU
421k
VCC
OPP
8
aux.
winding
4
10
C1
22pF
9
1
ROPPL
1k
5
Vlatch
OVP
OPP
Figure 47. A Zener Diode in Series with a Diode Helps to Improve the Noise Immunity of the System
オプションを:するときは、OPPピンをu¶
くhiし(プローブK%は*くする！)、OPPピン
にÏ¼なマージンがあるか²することがF
です。
このKwで18 Vレベルを£するために、15 Vツ
ェナー・ダイオードを5Yしました。:a9^で
は、ツェナー・ダイオードがøMにブロックされる
オフ 0 、OPP ピンのはほぼ0 V です。
Figure 46にすとおり、このではFGストリン
グからられるノイズË¨と¼して、システム
のノイズË¨がらかに ¡されます。OPPピン
のコンデンサvが10 pF〜22 pFに3されている
ことにu¶してください。このコンデンサは、リー
ク・インダクタンスのためにバイアスS/からのツ
ェナーùnvを:じて、スパイクが2Tされ
る]があることから{になります。ただし、
ターンオフに、1 msのブランキング°óがありま
す。このスパイクのエネルギーは、されたコン
デンサC1を½するのにÏ¼きく、[がIえ
られると、コンデンサはë々にÔでき、ブランキ
ング'をö×する]があります。ツェナー・
過5$護
úくの@Jで、Ðえば、アダプタ・ボックス\の
¾がJ[¸±eにeTするときなど、¿·¸から
アダプタを<する{があります。Figure 48に､E
"NTCおよびQダイオードを¬?したOなOTP
のnC-をします。ÛGは;じです。OPP'
がのNTCによってH#をãけないようにしてく
ださい。そのため、このÀÁダイオードがしま
す。¾がeTしてNTCのFGが+すると、オフ
0のOPPピンのがë々にeTし、4d%クロ
ック・サイクルの0に3 Vを¢えると、コントローラ
はo®にラッチ・オフします。
20
NCP1250
NT C
D2
1N4148
ROPPU
841k
VCC
au x.
winding
OP P
ROPPL
2.5k
full−latch
Vlatch
OPP
Figure 48. The Internal Circuitry Hooked to OPP/Latch Pin Can Be Used to Implement Over Temperature
Protection (OTP)
ï々の19 Vアダプタにûると、.Rダイオードの
プラトは:a9^で13 Vでした。25°Cで470 kW
のFGをし、110°Cで8.8 kWに34するNTCを5
Yしました。.RS/のプラトが14 Vで、ダイオー
ドの-d4が0.6 Vとすると、フォールト・
モードでのNTCðxのはの¸でなければなり
ません。
V NTC + 14 * 3 * 0.6 + 10.4 V
0.8 Vの@[ポイントから200 mVの4が{
で、.Rアノードでのオン0が−67.5 Vである
とÃ[すると、ROPPU でのに«とす{があ
ります。
V ROPPU + 67.5 * 0.2 + 67.3 V
この9^でプルダウンFGROPPL にれるは、
のようになります。
(eq. 17)
110°Cで8.8 kWのNTCFGにyづくと、デバイスを
れるはの¸でなければなりません。
I NTC +
10.4
8.8k
[ 1.2 mA
I ROPPU +
3
+ 2.5 kW
1.2m
200m
2.5k
+ 80 mA
(eq. 21)
したがって、ROPPU ¸は、のとおりOにめる
ことができます。
(eq. 18)
したがって、4)FGROPPL はのようにOに
JPできます。
R OPPL +
(eq. 20)
R OPPU +
67.3
+ 841 kW
80m
(eq. 22)
OVPとOTPの7み9わせ
(eq. 19)
Figure 49にすとおり、OTPとツェナー・ダイオ
ードをベースにしたOVPをÂみTわせることができ
ます。
これでプルダウンOPPFGが¼かるため、e)の
FG¸ROPPU をJPして、5Yした**レベル
での*を67することができます。
21
NCP1250
D3
15V
D2
1N4148
NT C
11
ROPPU
841k
VCC
9
OPP
10
8
au x.
winding
4
ROPPL
2.5k
1
5
OVP
Vlatch
OPP
Figure 49. With the NTC Back in Place, the Circuit Nicely Combines OVP, OTP and OPP on the Same Pin
üÃVCC/*9^で、ツェナーが:していない
とき、NTCは¾のsTにOPPピンをドライブして
アダプタをトリガすることができます。B=¾
にループが¼pされたsTは、·¸がNさ
れ、コントローラがコンバータをシャットダウンし
ます。
OPPまたはOVPにOPPピンを¬?しないsTは、
にKできます。
スパイクのフィルタリング
.RS/は、ツェナー・ダイオードとQダイオ
ードでnじるùnvを:じてOPPピンに2Tする
]があるスパイクのRnです。<'
の(トリガを'¡するために、N'のåに
RCフィルタをþり#けることができます。Figure
50にすB=¸は、剰な循Äでスタンバイ
*が34することなく、e°なフィルタリングM
をするように5Yしなければなりません。
D3
15V
ad d ition al fil ter
D2
1N4148
NT C
11
2
C1
330pF
ROPPU
841k
VCC
R3
220
9
3
aux.
winding
OP P
10
4
ROPPL
2.5k
1
5
Vlatch
OVP
OPP
Figure 50. A Small RC Filter Avoids the Fast Rising Spikes from Reaching the Protection Pin of the NCP1250 in
Presence of Energetic Perturbations Superimposed on the Input Line
22
NCP1250
PACKAGE DIMENSIONS
TSOP−6
CASE 318G−02
ISSUE V
D
H
ÉÉÉ
ÉÉÉ
6
E1
1
NOTE 5
5
2
L2
4
GAUGE
PLANE
E
3
L
b
DETAIL Z
e
0.05
A1
M
A
C
SEATING
PLANE
c
DETAIL Z
NOTES:
1. DIMENSIONING AND TOLERANCING PER ASME Y14.5M, 1994.
2. CONTROLLING DIMENSION: MILLIMETERS.
3. MAXIMUM LEAD THICKNESS INCLUDES LEAD FINISH. MINIMUM
LEAD THICKNESS IS THE MINIMUM THICKNESS OF BASE MATERIAL.
4. DIMENSIONS D AND E1 DO NOT INCLUDE MOLD FLASH,
PROTRUSIONS, OR GATE BURRS. MOLD FLASH, PROTRUSIONS, OR
GATE BURRS SHALL NOT EXCEED 0.15 PER SIDE. DIMENSIONS D
AND E1 ARE DETERMINED AT DATUM H.
5. PIN ONE INDICATOR MUST BE LOCATED IN THE INDICATED ZONE.
DIM
A
A1
b
c
D
E
E1
e
L
L2
M
RECOMMENDED
SOLDERING FOOTPRINT*
MIN
0.90
0.01
0.25
0.10
2.90
2.50
1.30
0.85
0.20
MILLIMETERS
NOM
MAX
1.00
1.10
0.06
0.10
0.38
0.50
0.18
0.26
3.00
3.10
2.75
3.00
1.50
1.70
0.95
1.05
0.40
0.60
0.25 BSC
−
0°
6X
0.60
6X
3.20
0.95
0.95
PITCH
DIMENSIONS: MILLIMETERS
*For additional information on our Pb−Free strategy and soldering
details, please download the ON Semiconductor Soldering and
Mounting Techniques Reference Manual, SOLDERRM/D.
23
10°
NCP1250
PACKAGE DIMENSIONS
PDIP−8
CASE 626−05
ISSUE N
D
A
E
H
8
5
E1
1
4
NOTE 8
b2
c
B
END VIEW
TOP VIEW
WITH LEADS CONSTRAINED
NOTE 5
A2
A
e/2
NOTE 3
L
SEATING
PLANE
A1
C
D1
M
e
8X
SIDE VIEW
b
0.010
eB
END VIEW
M
C A
M
B
M
NOTES:
1. DIMENSIONING AND TOLERANCING PER ASME Y14.5M, 1994.
2. CONTROLLING DIMENSION: INCHES.
3. DIMENSIONS A, A1 AND L ARE MEASURED WITH THE PACKAGE SEATED IN JEDEC SEATING PLANE GAUGE GS−3.
4. DIMENSIONS D, D1 AND E1 DO NOT INCLUDE MOLD FLASH
OR PROTRUSIONS. MOLD FLASH OR PROTRUSIONS ARE
NOT TO EXCEED 0.10 INCH.
5. DIMENSION E IS MEASURED AT A POINT 0.015 BELOW DATUM
PLANE H WITH THE LEADS CONSTRAINED PERPENDICULAR
TO DATUM C.
6. DIMENSION E3 IS MEASURED AT THE LEAD TIPS WITH THE
LEADS UNCONSTRAINED.
7. DATUM PLANE H IS COINCIDENT WITH THE BOTTOM OF THE
LEADS, WHERE THE LEADS EXIT THE BODY.
8. PACKAGE CONTOUR IS OPTIONAL (ROUNDED OR SQUARE
CORNERS).
DIM
A
A1
A2
b
b2
C
D
D1
E
E1
e
eB
L
M
INCHES
MIN
MAX
−−−−
0.210
0.015
−−−−
0.115 0.195
0.014 0.022
0.060 TYP
0.008 0.014
0.355 0.400
0.005
−−−−
0.300 0.325
0.240 0.280
0.100 BSC
−−−−
0.430
0.115 0.150
−−−−
10 °
MILLIMETERS
MIN
MAX
−−−
5.33
0.38
−−−
2.92
4.95
0.35
0.56
1.52 TYP
0.20
0.36
9.02
10.16
0.13
−−−
7.62
8.26
6.10
7.11
2.54 BSC
−−−
10.92
2.92
3.81
−−−
10 °
NOTE 6
ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC) or its subsidiaries in the United States and/or other countries.
SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at
www.onsemi.com/site/pdf/Patent−Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or
guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically
disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or
specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer
application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized
for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the
SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application,
Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable
attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was
negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is
not for resale in any manner.
()
ON Semiconductor びONのロゴはSemiconductor Components Industries, LLC (SCILLC) <しくはその=>?の@A び/またはBのAにおけるCDEFです。SCILLCは%G、
EF、H7I、トレードシークレット(LMNO)とBのP2QRIに/するISをTRします。SCILLCの!"/%GのUV/Wリストについては、Y5のリンクからご[いただ
けます。www.onsemi.com/site/pdf/Patent-Marking.pdf.SCILLCは\]なしで、^_'+の!"の`aを8うことがあります。SCILLCは、いかなる%のb2での!"のUに
ついてTcしておらず、また、おdeの!"においてfgのhVやiVからじたjk、%に、lm2、nm2、op2なqに/して、いかなるjkもrうことはできませ
ん。SCILLCデータシートやse_に3されるtのある「Fu2」パラメータは、アプリケーションによっては4なることもあり、xyのも9nのz{により`|するt
があります。「Fu2」パラメータを}むすべての67パラメータは、ごiVになるアプリケーションにhじて、おdeの~においてcされるようおい
します。SCILLCは、その%GIやそのBのISの5、いかなるライセンスもGしません。SCILLC!"は、への2をb2とするシステムへのiV、をb
2としたアプリケーション、また、SCILLC!"のによるのがこり:るようなアプリケーションなどへのiVをしたはされておらず、また、これらを
iV/Wとしておりません。おdeが、このようなされたものではない、GtされていないアプリケーションVにSCILLC!"をまたはiVした、たとえ、SCILLC
がその¡"のまたは!¢に£して{¤があったと¥¦されたとしても、そのようなせぬiV、また§GtのiVに£¨したから、lm、©はnm2にじるすべ
てのクレーム、ªV、q、zª、および«¬®などを、おdeのjkにおいて¯°をおいいたします。また、SCILLCとその±²、³M²、=>?、£¨>?、´µ¶に/
して、いかなるqもえないものとします。SCILLCは·V>¸/¹&º»·V¥です。この¼®はUVされるあらゆるH7I½の/Wとなっており、いかなる¾½によっ
ても¿Àすることはできません。
PUBLICATION ORDERING INFORMATION
LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 303−675−2175 or 800−344−3860 Toll Free USA/Canada
Fax: 303−675−2176 or 800−344−3867 Toll Free USA/Canada
Email: [email protected]
N. American Technical Support: 800−282−9855 Toll Free
USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910
Japan Customer Focus Center
Phone: 81−3−5817−1050
24
ON Semiconductor Website: www.onsemi.com
Order Literature: http://www.onsemi.com/orderlit
For additional information, please contact your local
Sales Representative
NCP1250JP/D

Download Report