「H」, 平成27年電気学会産業応用部門大会, Vol

H ブリッジセルを用いた降圧形モジュラーマルチレベルコンバータの
高パワー密度設計に関する検討
学生員
中西
俊貴
正
員
伊東
淳一
(長岡技術科学大学)
Consideration of high power density design for step-down Modular Multilevel Converter using H-bridge cell
Toshiki Nakanishi, Student Member, Jun-ichi Itoh, Member (Nagaoka University of Technology)
This paper discusses a volume evaluation of a step-down rectifier using a Modular Multilevel Converter for a receiving system
in order to obtain the high power density. Specifically, this paper evaluates a relationship among an output voltage of the MMC,
the capacitor volume and the volume of the heat-sink. The evaluation result shows that it is necessary to reduce a step-down ratio
of the MMC. Moreover, it is also necessary to approach a withstand voltage ratio to 1.0 when withstand voltage ratio is defined as
the ratio of the required withstand voltage to an actual withstand voltage with series connection capacitors. In conclusion, the
volume of the proposed system is approximately 20% of the volume of the conventional receiving system of 6.6 kV, 200 kVA.
キーワード：モジュラーマルチレベルコンバータ，H ブリッジセル，高パワー密度設計，降圧整流器，直流配電系
Keywords：Modular Multilevel Converter, H-bridge cell, High power density design, Step-down rectifier, DC distribution system
1.
いても検討されている(7)。これに対し，筆者らは，セルに電
はじめに
解コンデンサを採用することを想定し，電解コンデンサの
近年，配電網を直流で構成する直流配電系が盛んに研究
されている
(1)-(2)
。本システムでは，入力電力源に系統 6.6 kV
寿命に影響を与える許容リプル電流の観点からコンデンサ
体積を最小化する設計指針について検討を行った(5)。また，
系が採用され，6.6 kV から数百 V への降圧，かつ系統-配電
入力力率の変化など，様々な動作条件に対応した半導体損
網間の電気的分離を図るために変圧器が必要となる。しか
失式も既に導出している(8)。しかし，両者を併せたシステム
し，変圧器が商用周波数で駆動するため，体積が増大する。
全体の体積に関する検討および小型化を実現する設計方針
また，従来の受電設備には進相コンデンサ等も含まれてお
の明確化は，筆者らの知る限り報告されていない。
り，システムの体積増大を招く問題がある(3)。
本論文では，MMC の高パワー密度化を達成する設計指針
上記の問題を解決する手法として，モジュラーマルチレ
を明確化する。まず，MMC の出力電圧とコンデンサおよび
ベルコンバータ(以下，MMC: Modular Multilevel Converter)
ヒートシンクの総合体積の関係を明らかにする。さらに，
を用いたトランスレス降圧整流器が提案されている
(4)-(5)
。ト
ランスレス電力変換器の採用により，降圧する変圧器を削
減できることに加え，MMC では接続セル数を増やすことで
等価スイッチング周波数が上昇し，高調波抑制機能が向上
するためフィルタ等の小型化も実現できる。また，従来方
得られた関係性から高パワー密度を達成する上で必要な条
件や設計方法について明らかにする。
2.
従来受電設備と提案トランスレス降圧整流器
図 1 に従来の 6.6 kV，200 kVA 受電設備の構成例を示す(3)。
式で採用されていたチョッパセルを H ブリッジセルに置き
受電設備には複数の絶縁変圧器および進相コンデンサ等が
換えることで降圧整流動作が可能となる。
設置されており，非常に大型となっている。
一方，本論文で取り扱う MMC 降圧整流器について，H ブ
図 2 に MMC を用いたトランスレス降圧整流器の構成を示
リッジセルに実装される大容量コンデンサやヒートシンク
す。MMC によって降圧整流した後，後段に取り付けられた
の小型化は，システムの高パワー密度化，低コスト化を実
絶縁型 DC-DC 変換器を用いて直流配電電圧に変換する。ま
現する上で必要不可欠となる。コンデンサの体積について
た，DC-DC 変換器が内包する高周波トランスによって電力
は，静電容量と静電エネルギーの観点から見積もる手法が
系統と直流配電系の間を絶縁することができる。さらに，
(6)
報告されている。また，ヒートシンクの設計に必要な半導
MMC によって入力力率の制御や入力電流高調波の抑制が
体損失式の導出や入力力率を変更した際の損失の変化につ
可能になるため従来の進相コンデンサ等が削減できる。
さらに，本システムでは従来のチョッパセルを H ブリッ
LBS
LBS
LBS
Total volume :
14531.2 dm3
きないためセル出力電圧平均値に下限値が生じ，降圧動作
Isolated
Transformer
Isolated
Transformer
31 kVA
6600 V/210 V
31 kVA
6600 V
/210 V/105 V
Static capacitor
(Power factor
correction)
※LBS:
Load Break Switch
2390 mm
ジセルに置き換えている。チョッパセルは負電圧を出力で
ができない(5)。一方，H ブリッジセルは負電圧出力が可能で
あるため出力電圧平均値を自由に可変できる。よって，H
図 1 従来の 6.6 kV，200 kVA 受電設備の構成例
提案制御システムの構成
Fig. 1. Conventional receiving system of 6.6 kV, 200 kVA.
vAr1
(5)
図 3 に提案制御システムを示す。制御系は入力電流を制
御する電流制御系(ACR)とセルのコンデンサ電圧を制御す
vcAr(n/2)
iAr
平均値制御はコンデンサ電圧指
6.6 kV,
50 Hz
にする。コンデンサ電圧指令値 VC は(1)式で決定する。

1 
2
2
E  Vmmc  ............................................ (1)

n 
3

cell
H-bridge
cell
cell
vBr(n/2)
vcBr(n/2)
S1
S3
S2
S4
C
cell
電圧である。また，n は 1 レグあたりのセル段数であり，
図2
は変調率を示している。本論文では，を 0.8 と設定する。
MMC を適用したトランスレス降圧整流器
Fig. 2. Circuit configuration of step-down rectifier using MMC.
MMC 降圧整流器の入力電流制
御は従来の単相力率改善コンバータと同様に構成され，交
vc* +
PI
－
流電流指令値を系統相電圧の位相と一致させることで力率
を 1 に達成できる。一方，負荷側への電力供給のためアー
-1
iAr_ph* +
2
Kacr
－
vcAr_ave
iAr_ph
AVR
31
2E
－－
ム電流は直流成分を含む。従って，検出したアーム電流か
+
+
ACR
2/n
+
A :―
B :+
Elimination of
zero phase current
－
vArj*
*
(+) Vmmc_Arj
1 vcmkj
Variable
2 n/2
vcmkx Dividing ratio
x1
iAr
vr
ら直流成分を除去し，交流成分のみをフィードバックする。
〈3･3〉直列セル間のバランス制御
Isolated
DC-DC
conv.
Vmmc
iBr Lb
vcBr1
vBr1
ここで，E は入力線間電圧実効値，Vmmc は MMC の出力直流
〈3･2〉入力電流制御
DC bus of
Micro-grid
Lb
ir
is
it
＊
*
vcAr1
cell
令値とアーム内のコンデンサ電圧の平均値との偏差をゼロ
VC 
cell
vAr(n/2)
る平均値制御(AVR)およびバランス制御から構成される。
〈3･1〉平均値制御
1900 mm
3200 mm
ブリッジセルの採用により降圧動作が可能となる。
3.
Series reactor
Vmmc*
図 3 提案制御ブロック図(1 アーム)
本制御は直列セル
間で発生する電圧不平衡を解消する。提案法では出力電圧
Fig. 3. Control block diagram for one arm of MMC.
の分担比をコンデンサ電圧の値に応じて可変することで電
られる。なお，アーム電流が直流の場合，は 0 となる。
圧バランスを達成する。本制御は分担比以外に設定する制
PS _ Co n _ su m 
御定数がなく，従来と比べて簡単に制御系が構築できる。
4.
ヒートシンクとコンデンサ体積に関する検討
RS W
2

1 S2
4
sin 2 0 
6 E2
3

1
nVC

8 P2
4 P2
8
0 
sin 2 0 
9 Vm m c
9 Vm m c
9
から直流に変化する場合がある。筆者らは，アーム電流の
解析から様々な条件に対応可能な損失式を既に導出してい
る(8)。
1 例として，
セル 1 つあたりのスイッチング素子(IGBT)
で発生する導通損失の総和 PS_Con_sum とスイッチング損失の
総和 PSW_sum を(2)式，(3)式に示す。なお，フリーホイールダ
1 S2
1 S 2
V
2 P2
1 S2

  mmc 

0

2
2
2
9 Vm m c
nVC  6 E
3 E2
 6 E

〈4･1〉ヒートシンクの設計にむけた半導体損失の導出
MMC の各アームを流れる電流は入力力率によって，交流
 1

 3
イオード(FWD)で発生する導通損失およびリカバリ損失も
PS W _ su m
同様に導出できるが，本論文では記載を省略する。
ここで，S は入力皮相電力，P は入力有効電力である。fc
はスイッチング周波数を表している。また，データシート

V0 _ S W  2 S
2 P
4 P
sin  0 

0 
2
2  3 E
3 Vm m c
3 Vm m c 
2 PS 
1
 4 P2

 3 sin  0  sin 3 0  
3 E 
3
 9 Vm m c
VC 
 P


  3Vm m c
2
 0  cos1 
から読み取る値として，V0 は素子に流れる電流がゼロのと
3

きの電圧ドロップ値，R は素子の内部抵抗値である。また，

2 PS
2 P2
4 P2
sin  0 

0 
3 EVm m c
9 Vm m c2
9 Vm m c2  ... (2)
 
2 P2E
cos  sin  0  
3 Vm m c2
 

2 S
2 P
 wo n  wo ff
sin  0 
0 
f C ..... (3)
3 E
3 Vm m c 
 Vd cd I m d

3 E
cos  ............................................ (4)

2 Vm m c

won と woff はスイッチング時の損失エネルギーであり，Vdcd
図 4 に入力力率と 1 セルにおける半導体損失の関係を示
と Imd は損失エネルギーw を取得した際の電圧値，電流値で
す。図 4 より，入力力率 1 のときに半導体損失が最大にな
ある。さらに，はアーム電流が交流になっている状態で
ることがわかる。よって，入力力率 1 がワーストケースと
電流の正負符号が切り替わる点を表しており，(4)式で求め
なり，この点でヒートシンクを設計する必要がある。
2
〈4･2〉コンデンサの設計と体積検討
Input apparent power S
Input line voltage E
Capacitor voltage VC
Number of cell per leg n
0.016
筆者らは，MMC
のセルに電解コンデンサを採用することを想定し，電解コ
Semiconductor loss per cell [p.u.]
ンデンサの寿命に影響を与える許容リプル電流値と体積の
0.012
0.012
コンデンサの充電電圧が変化した場合の体積の変動につい
ても同様に検討を行い，体積増減の傾向を明らかにした。
図 5 にリプル電流値とコンデンサ体積の関係を示す。図
中の数字はコンデンサ 1 つあたりの許容リプル電流値であ
り，各始点はコンデンサ単体の体積を示している。規定の
リプル電流値を満たすためにはコンデンサを並列接続する
Input active power P : S cos
Output voltage Vmmc : 80 V
Carrier frequency
: 10 kHz
Switching device : 1MBH-060-030
1 p.u. = 1 kVA
Total conduction loss of switch
Total conduction loss of FWD
Total switching loss of switch
Total recovery loss of FWD
Total semiconductor loss
0.014
0.014
関係を既に明らかにしている(5)。同時に，セル段数が変化し，
: 1 kVA
: 200 Vrms
: 130 V :4
0.01
0.010
SW素
0.008
0.008
FWD導
0.006
0.006
SW素
0.004
0.004
FWDリ
0.002
0.002
半導体
0.000
0
0.0
0.2
0.0
必要があり，それに伴い体積が増加する。図 5 より，許容
0.4
0.2
1.0
0.8
0.6
0.4 power factor
0.6
Input
0.8
1.0
図 4 入力力率と半導体損失(セル単体)の関係
リプル電流値が小さいものを並列接続したときのほうが，
体積の増加が緩やかになっている。よって，同じ耐電圧の
Fig. 4. Relationship between input power factor and semiconductor
条件下では，許容リプル電流値の小さいコンデンサを複数
losses per cell.
2500000
2.50
図 6 にセル段数とコンデンサ体積の関係を示す。要求さ
れる耐電圧がコンデンサ単体の耐電圧よりも高い場合，直
列接続によって要求値を満たす必要がある。図 6 より，要
求耐電圧値とコンデンサを直列接続した際の絶縁電圧値と
の比が 1 に近いほど，体積が小さくなることがわかる。よ
って，体積を削減するためには耐電圧の比を 1 に近づける
ように直列接続数およびセル段数を設計する必要がある。
2250000
2.25
1750000
1.75
1500000
1.50
1250000
1.25
1000000
1.00
0.50
500000
250000
0.25
00
5
5
10
10
15
15
20
20
25
25
30
30
35
35
40
40
45
45
50
50
Ripple current (effective value) [A]
55
55
60
60
図 5 リプル電流値とコンデンサ体積の関係
1 相あたり 4 段の
Fig. 5. Relationship between ripple current and capacitor volume.
セルを実装したミニモデルによる実機検証を行う。
19
19000000
さらに，リアクトルの%Z が 2.5%のとき，入力電流高調波
18000000
18
ひずみ(THD)は 5.6%と低い値になっている。また，図 7 下
17
17000000
段の波形は出力直流電圧波形であり，出力電圧が 65 V 付近
16000000
16
に一定に保たれており，降圧整流動作が実現できている。
15
15000000
図 8 にコンデンサ電圧波形を示す。結果より，全電圧が
14000000
14
長い周期において発散や大きな変動なく，指令値である 120
13000000
13
V 付近に一定に保持されていることがわかる。
0.8
0.8
Maximum point of
Withstand voltage ratio
0.6
0.6
0.4
0.4
Minimum point of
capacitor volume
0.2
0.2
00
55
10
15
20
10
15
Number
of cells 20
[1/leg]
25
25
30
30
Withstand voltage ratio
Volume of capacitors [dm3]
結果より，入力力率がほぼ 1 になっていることがわかる。
(Only series connection of capacitors)
Required withstand voltage
Withstand voltage ratio = Voltage rating × series connection number of capacitors
1
20000000
1.0
20
図 7 に入力相電圧，入力電流および出力電圧波形を示す。
〈5･2〉出力電圧に対するシステム体積の評価
5A
10A
15A
20A
25A
30A
750000
0.75
実機検証とシステム体積の評価
〈5･1〉ミニモデルによる実機検証
Endurance : 85 °C, 5,000 hours
2000000
2.00
0
0.00
5.
Withstand voltage : 400 V
(Only parallel connection of capacitors)
Volume of capacitors [dm3]
並列接続したほうが体積の削減が可能となる。
0
0.0
図 6 セル段数とコンデンサ体積の関係
システ
Fig. 6. Relationship between number of cell and capacitor volume.
ムの体積評価にあたり，以下の条件を設定する。
(1) 変換器の入力電圧は 6.6kV，電力容量は 200 kVA に設定。
失データを算出(10)-(11)。また，動作最高温度は 175℃と設定。
(2) コンデンサ電圧は(1)式で導出。さらに，コンデンサ要求
図 9 に MMC 出力電圧を 400 V から 1200 V まで変更させ
た際のセル単体体積の変化を示す。図 9 より，出力電圧の
耐電圧値は(1)式の値から 1.3 倍のマージンを設定。
(3) 耐電圧 400 V，許容リプル電流 5 A のコンデンサを選択。
上昇に伴い，体積が減少することがわかる。体積減少の主
(4) スイッチング素子の耐電圧および耐電流はそれぞれシ
な要因としては，出力電圧上昇によってアーム電流の直流
ステムの定格値に対して 1.8 倍，2 倍のマージンを設定。
成分が減少し，それに伴ってリプル電流も小さくなること
(5) キャリア周波数は等価周波数を 10 kHz 固定として決定。
から，コンデンサ並列接続数が削減できる点が挙げられる。
(6) 損失データは各素子のデータシートに記載されている
図 10 に出力電圧に対するシステム総体積の推移について
最大温度のものを使用。また，ジャンクション温度が最
示す。セル単体と同様に出力電圧値の上昇に伴い，体積は
大値の 80%になるようにヒートシンクを設計。
減少する傾向になる。但し，図 9 と図 10 の比較より，各電
(7) ヒートシンクの設計には CSPI を用い，CSPI＝3 で設定。
圧値で単体体積が最小になる条件であっても総体積は最小
(8) SiC-MOSFET は論文にて発表されているデータを用い，
にならないことがわかる。これは，セル体積が最小であっ
要求耐電流を満たすようにチップを並列接続することで損
てもセルの総数により体積が大きく変化するためである。
(9)
3
図 11 に 1700 V 耐圧の IGBT を使用した際の各出力電圧に
Capacitor voltage (R-phase) [50 V/div]
vcAr1, vcAr2, vcBr1, vcBr2,
Cell Capacitor : 1300 mF
おける段数と総体積および耐電圧比の関係を示す。図 11 よ
Number of cell per leg : 4
120 V
り，各電圧において段数を変更したとき，ヒートシンクの
体積変化はコンデンサの体積変化に比べて非常に小さいこ
とがわかる。よって，同じ出力電圧，かつ同じ耐電圧のス
イッチング素子を使用した場合，コンデンサ体積に着目す
25 msec
0
ればよい。つまり，既述したように耐電圧比を 1 に近づけ
るようにセル段数，コンデンサ直列接続数を決めれば良い。
図 8 全コンデンサ電圧波形(r 相接続 4 セル分)
以上より，MMC 降圧整流器の高パワー密度(小型化)を達
Fig. 8. Waveforms of the capacitor voltage in r-phase leg.
Volume per cell [dm3]
成するには以下の条件を満たす必要がある。
(1) MMC の降圧比低減(MMC 出力電圧を高い値に設定)
(2) 耐電圧比を 1 に近づけるセル段数，コンデンサ直列接続
数の決定
また，
耐久性 5000 時間のコンデンサをシステムに適用し，
10 年間駆動することを想定してコンデンサ並列接続数およ
びシステムの総体積を算出したところ，約 2900 dm3 となり，
24
24
2.5 kV IGBT
1.7 kV IGBT
1.2 kV IGBT
3.3 kV SiC
20
20
16
16
12
12
8
4
0
従来設備(3)の 20%程度になる。リアクトルや絶縁型 DC-DC
400 V
0
800 V
1
2
MMC
output voltage
変換器の体積，実装率を考慮しても小型化が十分可能な結
Fig. 9. Relationship between output voltage and cell volume.
の耐電圧 1700 V，セル段数 18 のときの総体積を用いた。
Overall volume [dm3]
結論
本論文では，MMC 降圧整流器の高パワー密度化を達成す
る設計指針について検討した。具体的には，MMC の出力電
圧とコンデンサおよびヒートシンクの総合体積の関係を明
らかにした。その結果，出力電圧値が上昇するに従い，体
積は低減される傾向になることがわかった。また，提案シ
ステムの総体積は従来の受電設備と比べて 80%削減でき
900
900
800
800
700
700
600
600
500
500
400
400
300
300
200
200
100
100
400 V
800 V
1
2
MMC
output voltage
1200 V
3
(b) Sub Title
図 10 出力電圧に対するシステム総体積の推移
なる MMC 出力電圧の決定法について検討する予定である。
Fig. 10. Relationship between
voltage and overall volume.
Fig. output
1. Title.
Overall volume of capacitors
Overall volume of heatsinks
Overall volume of MMC [dm3]
Withstand voltage ratio
0
Input Phase Current (R-phase) [5 A/div]
0
MMC Output Voltage [25 V/div]
Output power: 800 W Input line voltage: 200 V Output Voltage: 65 V
Inductance Lb : 5 mH(%Z=2.5%) Carrier frequency : 8 kHz
450
450
400
400
350
350
300
300
250
250
200
200
150
150
100
100
5050
0 0 n=14
1
n=16 n=18
800 V
2
3
n=16
4
n=18
1200 V
5
1.0
1.0
0.9
0.9
0.8
0.8
0.7
0.7
0.6
0.6
0.5
0.5
0.4
0.4
0.3
0.3
0.2
0.2
0.1
0.1
0.0
0.0
n=20
Withstand voltage ratio
Input Phase Voltage (R-phase) [250 V/div] 10 msec
図7
2.5 kV IGBT (Hitachi cm400dy-50h )
1.7 kV IGBT (Infineon FF and FZ series)
1.2 kV IGBT (Infineon FF and FZ series)
3.3 kV SiC
0
る。今後は，絶縁型 DC-DC 変換器を含め，総体積が最小と
0
3
図 9 出力電圧に対するセル単体体積の推移
果である。なお，ベースとして MMC 出力電圧 1200 V，IGBT
6.
1200 V
(a) Sub Title
6
MMC output voltage
MMC の入力電圧，入力電流，出力電圧波形
図 11 段数，
総体積および耐電圧比の関係(1700V IGBT 使用)
Fig. 7. Waveforms of input voltage, input current and output voltage.
Fig. 11. Relationship among the number of cell, volume and withstand
文
献
(５)
(６)
(７)
(８)
(９)
(10)
(11)
(１) D. Salomonsson, Vol.24, No.3, pp.1045-1053 (2010)
(２) H. Kakigano, IEEE Trans. on Power Electronics, Vol.25, No.12,
pp.3066-3075 (2010)
(３) 日東工業, キュビークル, https://ntec.nito.co.jp/prd/C933-S3693.html
(４) N. Thitichaiworakorn IEEE Trans. on Industry applications, Vol.50, No.1,
4
pp.509-519 ratio
(2014)(applying of 1700 V IGBT).
T. Nakanishi, ICPE2014, No. 09_1044, (2015)
S. P. Engel and R. W. De Doncker, EPE2011 (2011)
M. Zygmanowski, IECON2013, pp.465-470 (2013)
中西他, SPC 宮古島, No. PE-15-046,PSE-15-068,SPC-15-099, (2015)
U. Drofenik, PCIM2005 pp.608-619 (2005)
R. Lai, EPE/PEMC2012, pp.DS2b.6-1 - DS2b.6-5 (2012)
T. Duong, APEC2011, pp.1057 - 1063 (2011)

Download Report