COMPUTER SIMULATION TECHNOLOGY IC パッケージのシミュレーション マイクロエレクトロニクス分野では、周波数が高くなるにつれ相互接続の寄生効果が増大し、集積回路や装 置の性能に影響が現れます。例えばボンドワイヤやピンの相互キャパシタンスと共に直列インダクタンスが 信号品質に重大な影響を与えます。特に信号波形が大きな影響を受け、いわゆるクロストーク問題が生じま す。 パッケージや相互接続のように複雑な形状の場合、寄生効果を予測するには 3 次元電磁界シミュレーション を用いるのが唯一の信頼できる手段です。CST MW STUDIO（CST MWS）の時間領域ソルバーは複雑な構造 を効率よく計算するだけでなく、時間領域と周波数領域のいずれの結果も出力することからこの種のタスク に好適であり、実際に多くの実績があります。下記では、24 ピンの高速 IC パッケージ Infineon Technologies AGP-TSSOP24（図 1）のシミュレーション事例をご紹介します。 図 1：高速 IC パッケージ（左）とリードフレームのシミュレーションモデル シミュレーションを行う周波数範囲はモバイル通信装置への応用（GSM 900 および GSM 1800 MHz）に合わ せ、1∼2 GHz に設定しました。電磁波のサンプリングが十分に行われるように、グリッドセルの最大サイズ が材質内の最小励起波長の 1/15 以下となるように調整した結果、モデル全体のセルは 43×46×12、合計 24,000 となりました（図 2）。ピンの両端にそれぞれ定義したディスクリートポートの合計は 48、ポートイン ピーダンスは 50 Ohm に設定します。金属部分は PEC（完全電気導体）として考慮し、その他の材質につい ては誘電率と導電率を定義しました。 図 2：ピンの始点と終点のディスクリートポートとメッシュ さまざまな時間信号を入力信号としてシミュレーションを行いました。図 3 左はディジタルパルス入力信号 とそのシミュレーション結果です。台形パルス（パルス幅 100 ピコ秒、立ち上がりおよび立ち下がり時間 20 ピコ秒、全長 500 ピコ秒）でポート 1 を励起しました。予測通り、立ち上がりと立ち下りに最も顕著な電磁 界効果が現れています。また、3 ピンと 4 ピンへのクロストークは、無視できないレベルに達しています。 COMPUTER SIMULATION TECHNOLOGY 次に、広帯域では標準のガウシアンパルスで励起を行いました。外側の 24 ポート全部を励起し、S パラメー タのフルマトリクスを得ました。計算時間はそれぞれ 82 秒です。メッシュ生成に要した時間は 120 秒、総計 算時間は 35 分でした。このシミュレーションには用いませんでしたが、デュアルプロセッサと分散コンピ ューティング機能の使用により計算時間を大幅に削減することができます。図 3 右は、ポート 1 励起による 主要な S パラメータを周波数範囲 0∼30 GHz で示したものです。上部の 2 つのカーブ（緑と赤）は伝送と反 射を表します。その他は近隣ピンへのクロストークを表します（単位 dB）。 図 3：ディジタルパルス励起信号と出力時間信号（左） ポート 1 励起の S パラメータ（右） 上記の時間信号や S パラメータなどの 1D 結果以外に、3D 電磁界データを得るためには目的の周波数にモニ ターを定義します。5 GHz で計算した電流密度を図 4 に示します。等高プロットとアロープロットをオーバ レイ表示しています。電流が励起ポートを流れる一方で、近隣のピンにクロストーク電流が誘発されている 様子がはっきりと分かります。 図 4：5 GHz における電流密度の等高プロットおよびベクトルプロット 電磁界シミュレーションに続いて回路シミュレーションを行うにあたって、S パラメータそのまま（例えば touchstone ファイルなど）では扱いにくいため、等価回路モデルを抽出してそれを周波数領域と時間領域で検 証します。抽出される等価回路モデルは図 5 左に示す基本 T 構造伝送線路モデルに基づいています。ネット ワークの左右両端は 3 次元構造の 2 つのディスクリートポートに対応しており、あらかじめ定義付ける必要 があります。時間領域シミュレーションではこれらのポートについて S パラメータが求められ、さらにそれ を基に L、C、R、G の値が計算されます。この方法により、ゼロ周波数からあらかじめ定義した抽出周波数 までの間において、位相と絶対値の両方について最適な周波数が求められます。モデルはこの周波数範囲に おいて、相互接続の動的な全性能を近似します。 さらに、パラメータ抽出において複数の伝送線路が含まれ COMPUTER SIMULATION TECHNOLOGY る場合は、線路モデル間のクロストークを考慮する必要があります。そのためネットワークを、インダクタ ンス間の相互カップリングと個々の伝送線路との間のカップリングキャパシタンスで拡張します（図 5）。 図 5：カップリングキャパシタンスと誘導カップリングを考慮した基本伝送線路モデル 図 6 左の誤差カーブは伝送線路モデルの主要な特長を表しています。誤差は必ず、多くのシミュレーション タスクで最も重要なバンド幅となる低い周波数（大体 DC から抽出周波数までの間）で最小値となります。 したがってモデルは、ピンの空間的な寸法がほぼ 1/10 波長となる周波数までは有効です。抽出周波数を 1 GHz と最も低くした場合、明らかに、抽出ポイントとそれ以下では非常に正確な等価回路が抽出されます。DC∼ 2 GHz での誤差は最大でも 1%をはるかに下回ります。しかし、2 GHz を超えるとモデルの誤差は急に増大し ます。抽出周波数を高めに設定した場合、DC と抽出ポイントとのマッチはさほど厳密ではなくなりますが、 周波数をより高くするまではまずまずの一致です。抽出周波数 10 GHz において誤差は、0∼10 GHz では平均 5%ですが、∼15 GHz では最大 10% ほどにもなります。 それ以上の抽出周波数では伝送線路の前提が無効 化し、結果のモデルも利用不能となります。ネットワークモデルの 1 次特性のため、信頼のおけるパラメー タフィットは 1/10 波長の空間的伸張までとなります。実際の応用の多くはこの範囲で充分です。これより大 規模な構造については、近似に高次の伝送線路モデルを使用します。真の高次モデルの最適化計算は非常に 負荷がかかるタスクですが、 1 次モデルを分割し同型伝送線路モデルを多数繋げたモデルを使用することで、 近似の質を周波数／時間の両領域で著しく改善することができます。この、いわゆるカスケーディングの効 果を示したものが図 6 右です。このケースでは、全カーブを 1 GHz で抽出しています。 図 6: 電磁界と回路の S パラメータの最大誤差。 抽出周波数を変えたもの（左）とカスケード数を変えたもの（右） 。 図 7 は、電磁界シミュレーションによる元の S パラメータを、抽出モデルの SPICE シミュレーションによる S パラメータと比較したものです。2 つのカーブはおよそ 15 GHz まで良好な一致を見せています。 COMPUTER SIMULATION TECHNOLOGY 図 7: 電磁界と回路 S パラメータの比較：抽出周波数 1 GHz、カスケード数 2 ディジタルシステムのシミュレーションタスクでは多くの場合、等価回路の時間領域のふるまいの方が周波 数応答よりも重要です。このことから、1 GHz で抽出したモデルを、カスケードの数を変えて時間領域で検 証します。回路をポート 1 で、ディジタル電圧パルスで励起し、ポート 1 から 4 への電流を、CST MWS の 3D 電磁界シミュレーションのディスクリートポートでモニターした電流と比較しました。図 8 左は、 （励起 ピンの終点にあたる）ポート 2 に伝送された電流を示したものです。抽出されたモデルは元の信号を非常に 良く近似しており、また、カスケードが 2 つのモデルは 5 つのものよりもブレが大きいことが分かります。 特に、時間遅延が非常に正確にモデル化されています。最後に、隣接するピンへのクロストーク電流を、カ スケード 5 つのモデルのみで比較しました（図 8 右） 。シミュレーションデータは僅かな誤差で良好な一致を 示しています。 図 8: ピンの終点（ポート 2）における電流の比較 および カスケード 5 のモデルにおける隣接ピンのクロストークの比較 まとめ： IC パッケージの 3 次元電磁界シミュレーションを行い、その結果を SPICE のような標準的な回路シミュレー ションツールに組み入れる方法について、いくつかのアプローチを検証しました。IC 相互接続を課題とする 今回のシミュレーションでは、CST MW STUDIO の時間領域シミュレーションが高速かつ正確な解析法です。 クロックスピードが速い解析条件では、ディジタル波形を励起信号とすることが可能な時間領域シミュレー ションは非常に柔軟性に富み、かつ高速なアプローチとなります。 COMPUTER SIMULATION TECHNOLOGY 回路モデルに基づく伝送線路の抽出は、パッケージの寄生的特性を非常に良く近似します。抽出モデルは、 構造の寸法が 1/10 波長を下回る周波数範囲において有効であり、その誤差は妥当なものです。生成した回路 モデルが、周波数領域と時間領域の両方において電磁的特性を充分に近似することを示しました。 参考文献： T. Wittig, T. Weiland, F. Hirtenfelder, W. Eurskens: “Efficient Parameter Extraction of High-Speed IC-Interconnects Based on 3D Field Simulations Using FIT.” Proceedings of the 14th International Zurich Symposium and Technical Exhibition on Electromagnetic Compatibility (EMC 2001), 2001, pp. 281-286 禁無断転載 株式会社エーイーティー 〒215-0033 神奈川県川崎市麻生区栗木 2-7-6 TEL (044) 980 – 0505 （代) 不許複製 ©2013 AET,Inc
© Copyright 2024 ExpyDoc
